《综合创新实验》PPT课件

《综合创新实验》PPT课件

ID:39671922

大小:347.10 KB

页数:55页

时间:2019-07-08

《综合创新实验》PPT课件_第1页
《综合创新实验》PPT课件_第2页
《综合创新实验》PPT课件_第3页
《综合创新实验》PPT课件_第4页
《综合创新实验》PPT课件_第5页
资源描述:

《《综合创新实验》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、综合创新实验1提纲1、设计任务2、设计分析3、FPGA设计基础4模块分析5驱动设计6测试程序设计7GUI程序设计21.设计任务设计题目:FGPA扩展子板系统设计设计内容:扩展一块FPGA子板,合理选用FPGA器件。有效使用XSBase255扩展槽资源。扩展以下硬件资源:16键键盘、8个LED灯、拨码开关、2路A/D和D/A。3设计要求合理选择各种元器件,包括FPGA、A/D、D/A芯片。合理使用XSBase255开发系统扩展槽资源,设计原理图,要考虑子板和母板的安装。布局图:4软件测试要求:LED显

2、示A/DD/AKeyPad开关量输入52.设计分析嵌入式系统项目开发流程要经历项目分析、设计和实现与维护四个阶段本设计:前期准备FPGA逻辑设计设备驱动设计驱动测试GUI应用程序设计63.FPGA设计基础可编程逻辑器件简介什么是FPGA?什么是CPLD?FPGA与CPLD的主要区别为什么要使用CPLD/FPGA?可编程逻辑器件有哪些?如何使用可编程逻辑器件进行开发?如何使用Xscale和FPGA进行开发?73.1VHDL语言介绍随着EDA技术的发展,使用硬件描述语言(HDL)设计CPLD/FPGA成

3、为一种趋势VHDL的程序结构特点是将一项工程设计,分成外部(端口)和内部(涉及实体的内部功能实现部分)VHDL主要用于描述数字系统的结构、行为、功能和接口,跟原理图有对应的关系8一个简单的VHDL例子:ENTITYREG12IS--外部端口定义:数据,时钟,输出PORT(d:INBIT_VECTOR(11DOWNTO0);clk:INBIT;q:OUTBIT_VECTOR(11DOWNTO0));ENDREG12;--内部实体逻辑ARCHITECTUREaOFREG12ISBEGINPROCESSB

4、EGINWAITUNTILclk='1';--等待时钟上升沿q<=d;--锁存输入数据ENDPROCESS;ENDa;93.2QuartusII使用简介QuartusII软件为设计者提供了一个完整的图形化多平台开发环境,它包含整个FPGA和CPLD的开发方案QuartusII的使用,操作步骤主要有工程建立、设计输入、编译、仿真和下载操作10扩展板逻辑主要包括:总线接口逻辑中断管理逻辑键盘扫描逻辑拨码开关逻辑AD部分逻辑DA部分逻辑3.3扩展板逻辑设计要点-总线接口逻辑11总线接口总线接口部:12总线

5、接口要完成的功能是实现各寄存器的读写操作。包括地址译码、寄存器输入、总线输出和各模块读写信号产生总线信号有:输入到FPGA的外部总线的信号有SA_A[25..0]、SA_CS4、SA_D[31..0]、SA_WE、SA_OESA_A[25..0]为地址信号SA_CS4为扩展板的片选信号,低有效SA_D[31..0]为32位双向数据信号SA_WE为写信号,低有效SA_OE为读信号,低有效13地址译码使用两个Decode兆功能模块(写译码模块和读译码模块)实现译码操作写译码模块用于产生各内部寄存器的写信

6、号,写译码模块的使能直接由SA_CS4控制读译码模块用于产生内部寄存器的读信号,读译码模块的使能信号受SA_CS4和SA_OE控制14中断管理部分当各内部中断产生后,中断状态寄存器对应位将置“1”,这主要由DFF触发器来实现15键盘扫描逻辑采用硬件描述语言方式设计16AD部分逻辑向AD提供采样时钟,并读取转换数据自动循环采集模式下,AD的采样时钟由ADCNTR寄存器控制FPGA将转换结果自动存入内部的双口RAM进行缓存,当缓存满后,产生中断通知处理器读取17AD采样时钟18AD地址发生器及其中断产生

7、逻辑194.模块分析键盘模块:功能说明当16键中的任一按键被按下时,即产生4位键码值,更新键码寄存器,并置位状态寄存器中的按键标志位键盘的扫描周期为20毫秒,以实现硬件消抖功能,若无按键动作,键码寄存器的值保持不变当有按键动作,如果中断控制寄存器中的键盘中断允许位置1,则产生中断信号20键盘模块相关寄存器定义键码寄存器(KEY),8位中断控制寄存器(ICNTR),16位,中断方式为电平触发,高有效中断标志寄存器(IFLAG),8位D7—D4D3D2D1D0XX—XXKEY_D3KEY_D2KEY_D

8、1KEY_D0D15—D3D3D2D1D0XX—XXSW_ENAD_EN(保留)KEY_END7—D3D3D2D1D0XX—XXSW_FLAGAD_FLAG(保留)KEY_FLAG21键盘模块使用方法中断工作模式操作设置中断控制寄存器的D0位为1,使能键盘中断;当有按键时,键盘产生中断;读取键码寄存器的键码值;往中断标志寄存器对应的键盘标志位置“1”,清除中断查询模式操作读取中断标志寄存器判断按键标志位是否为1。否,则返回;是,则继续读取键码寄存器的键码值往中断标志寄

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。