微电子技术未来发展趋势及挑战

《微电子技术未来发展趋势及挑战》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第十一章未来的趋势与挑战西南科技大学理学院2013.4.16微电子技术的四个发展方向主要内容发展中的难题和挑战半导体技术的应用发展趋势1概述近30年来，集成电路技术一直按照"摩尔定律"向前发展。集成电路工艺中的特征尺寸更小，集成密度更高，集成电路材料趋于多元化（不再仅仅是硅基、二氧化硅和铝引线等），集成的元件种类更多（各种传感器），集成的系统更为复杂、庞大，集成电路的功能更为完善和强大（一个芯片就是一个独立完整的系统--SOC），集成系统的功耗更低，成为半导体工业（微电子工业）基本发展趋势。2德州仪器(TI)开发商

2、大会2012年5月26日起在中国召开。在深圳的首场报告中，TI首席科学家方进(GeneFrantz)和与会者分享了2020年半导体产业发展趋势，阐述科技将如何改变未来生活，并展示了一系列极富创意和前瞻性的崭新思想，将大众带入2020年的未来科技世界。这是半导体科技界让人充满期望的一次盛宴。半导体技术应用的发展趋势3半导体技术应用的发展趋势方进指出，随着对视讯影像、车用电子、通讯设备、工业应用及医疗电子等相关应用的需求提升，全球DSP、微控制器和模拟元件的需求持续以惊人的速度攀升，到2020年，全球嵌入式处理器市场将

3、拥有突破300亿美元的市场商机，模拟市场则有超过1000亿美元的市场规模。4绿色装置、机器人技术、医疗电子等相关应用，将成为2020年驱动市场成长的主要动力。关于半导体科技未来发展趋势，方进认为，到2020年，集成电路(IC)技术将发展到非常精细的程度，在许多方面会产生革命性的变化半导体技术应用的发展趋势5多核趋势及灵活的协处理器革命并行处理带来半导体性能的疾速提升，未来IC产业通用性将变得极其重要，系统需要更多灵活可编程的DSP核，并增加优化的可编程的协处理器，以迎接未来创新应用所带来的高效严峻挑战。6低功耗节能

4、时代到来半导体器件功耗将达到每18个月缩减一半，这使得永续设施成为可能，某些情况下电池将被能源清除技术及能源存储单元所替代。7SiP技术普及未来使用尖端的叠层裸片技术(SiP)进行集成将与嵌入式片上系统(SoC)一样普遍，SiP技术能够节省主板空间、减少组件数目，允许不同技术包集成，大大简化开发时间和成本。8“科学演进与技术创新将大大改变人类的生活方式，人类将会从全方位体验的科技革命中受益无穷。”作为业界公认的科技创新者，TI致力于一系列尖端科技应用的研发以提升人类生活质量，包括：9绿色装置TI一直致力于环境保护与

5、全球绿色工程相关产品的研发与投入，如替代能源、高效动力产品、优化的照明方案和永续设施等。10机器人技术机器人技术将大幅提升工业生产的自动化和人类生活的便捷化，TI在替代人类及肢体操作（如眼睛、腿臂、器官等）和人机交互直接接口方面进行探索，使科技的进步与创新更好地服务于人类的生产与日常生活。11医疗电子革命人类对生活质量提升的诉求，推动医疗电子革命。各种自动化的医疗设备及视频装置，使人们不必亲赴医院就诊。基于TI技术研发的各种医疗成像设备、超声设备、自动延伸的心脏除颤器等手持医疗设备及远端视频装置，为人类的健康与新的

6、医疗科技革命推波助澜。1213与微电子技术相关的集成电路产业发展趋势（1）器件尺寸不断缩小，目前器件特征尺寸已进入纳米量级。器件尺寸继续缩小将遇到很多物理问题和技术挑战。（2）集成度不断提高，目前已经可以把整个电子系统或子系统集成在一个芯片里，形成集成系统芯片SOC（3）与集成电路技术相关的新材料不断涌现，高K栅介质、低K互连介质、新型化合物半导体材料等都成为目前的研究热点。（4）微电子与其他学科结合诞生新的交叉学科，也是21世纪的重要发展方向，例如集成光电子学、微机械电子学（MEMS）、纳电子学等。14发展遇到的

7、问题和挑战器件尺寸继续缩小将遇到很多物理问题和技术挑战，为了解决这些问题和挑战，必须进行新器件、新结构、新工艺等研究。15微电子器件的特征尺寸继续缩小第一个关键问题：超浅结形成随着沟道的减小，会发生短沟道效应为了得到低薄层浅结，必须采用高剂量低能量离子注入技术。100nm技术所需的结深大约为20~30nm,掺杂浓度为1×1020个/cm³.1617WavelengthandFrequencyofElectromagneticWaveRF:Radiofrequency;MW:Microwave;IR:infrared

8、;andUV:ultraviolet18现今以及今后的光刻光源极度紫外光刻ExtremeUV(EUV)lithographyX射线光刻X-Raylithography电子束光刻Electronbeam(E-beam)lithography1920随着栅长缩小至130nm以下，栅氧化层厚度减小至2nm以保持器件的性能。需要采用较厚的具有较低漏电流的高k介质材料