微处理器设计第七讲流水线技术引论

《微处理器设计第七讲流水线技术引论》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七讲流水线技术引论流水线的基本性能流水线增大了CPU的指令吞吐量---即单位时间完成指令的条数流水线技术经常对流水线附加一些控制，因而增加了开销，随之单条指令执行时间略有加长流水线基本性能—例考察非流水线机器。假设其时钟周期为10ns，ALU和分支操作需要4个时钟周期，存储器操作需要5个时钟周期，以上操作的比例相应为40%，20%，40%假设由于存在时钟偏移和启动时间，时钟周期增加了1ns，并忽略其他的影响，求该流水线的加速比。在非流水线的机器上，指令的平均执行时间：指令平均执行时间=时钟周期X平均C

2、PI=10nsX[(40%+20%)X4+40%X5]=44ns在流水线方式下，时钟周期为11ns，即指令的平均时间。speedup=44ns/11ns=4流水线级数选择—优点在理想情况下，即流水线处理器中可连续执行的指令条数k->时，流水线处理器的性能加速比为流水线的级数，因此流水线处理器的性能取决于流水线级数的选取。若流水线级数选取得越大，则对于给定的逻辑通路，流水级就分得越细，每一级的逻辑通路就越短，时钟周期就越快，处理器的性能也就越高。流水线级数选择—缺点随着流水线级数的增加，由于指令流的断流

3、所产生的延迟就增加了，这样将会逐渐掩去由于流水级的增加所带来的性能增益；在每一个流水级中，除了实现操作的逻辑通路具有一定的传输延迟外，还需要有固定的锁存开销时间，包括：锁存建立、锁存传输和时钟偏斜流水线级数选择--流水线中时钟周期的组成流水线级数选择若逻辑通路过分地细化，虽然逻辑通路的传输时间可分摊到各流水级中，但由于锁存开销时间是固定的，锁存开销时间将会成为决定流水线时钟周期的主要因素。另外，随着流水线级数的增加，流水线中各级所需的锁存硬件开销也将逐渐增大；同时由于流水线级数的增加，处理器的时钟频率也

4、将加快，处理器所需的功耗也将逐渐增高。因此存在一个根据所实现处理器的性能、价格目标，选取满足设计目标的最佳流水线级数的问题。流水线级数选择--最佳流水线长度Larson和Davidson[Larson73]提出了一个求解使所实现的处理器的性能达到最大的最佳流水线级数的模型，该模型的建立是基于处理器的逻辑通路长度L、锁存开销时间t、连续执行指令数k。则最佳流水线长度nmax：式中的nmax的意义为：当流水线级数增加时，处理器的性能将随着流水线级数的增加而逐渐增加；当流水线级数增加为nmax时，处理器的性能

5、达到最大；此后尽管再继续增加流水线的级数，处理器性能开始下降。流水线级数选择--最佳流水线长度可以得到一个结论：减少t值，可以获得更长的流水线，获取更高的性能。t值的减少可通过两种渠道：一方面在实现中采用快速的锁存器；另一方面在实现中采用合理的时钟分配方案来减少时钟偏斜。在设计处理器的流水线时，需考察分析各种影响流水线设计的有关因素，根据所实现处理器的性能、价格目标，选取满足设计目标的最佳流水线级数，使所实现的处理器达到设计要求。流水级的分配为了保证各流水级中操作的平衡，一个最直接的想法是依照最佳流水线

6、级数将逻辑通路中的逻辑门进行平均分配来进行流水线的划分。图示出了在两个寄存器之间具有L个逻辑级的一级流水线；若流水线分为两级，则每一级逻辑有L/2个逻辑门；以此类推。但是由于处理器中的逻辑结构非常复杂，存在众多的中间信号和反馈信号，这样划分会增加太多的流水级锁存，是极为不现实的。流水级的分配通常在进行流水线的划分时，将所确定的最佳流水线级数作为参考，依据功能来进行划分的。依据功能来进行划分所带来的好处是：流水级之间彼此独立，中间信号可以减少，减少中间锁存的开销；其缺点是：很难完全平衡流水线中各流水级的操

7、作将一个功能划分为一个子功能流水线的条件所划分的子功能流水线的功能等价于原功能；在子功能流水线中，前一个子功能流水级的输出是下一个子功能流水级的输入；在各子功能流水级之间仅存在输入与输出的联系，而无其它任何内部联系；各子功能流水级的功能实现可由硬件完成；各子功能流水级的执行时间通常相等。在对处理器的逻辑通路进行流水线划分时，应严格遵循上述5个条件，其中，要重点平衡流水线中各流水级的操作，使各流水级的执行时间基本相等，以减少流水线处理器中时钟周期的长度。