利用FPGA设计PCI桥的系统方案

《利用FPGA设计PCI桥的系统方案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Allrightsreserved.Passingonandcopyingofthisdocument,useandcommunicationofitscontentsnotpermittedwithoutwrittenauthorizationfromShanghaiBell.Security:[PUBLIC]SiteSbellSRDOriginators利用FPGA设计PCI桥的系统方案Domain:Division:Rubric:Type:DistributionCodesInternal:External:ABSTRACTApprovalsNameApp.NameApp.A

2、TMSWITCHWISDOM2000TMED[EditionNumber]Draft[DraftNumber]19/19[DocumentNumer]2021-07-24Allrightsreserved.Passingonandcopyingofthisdocument,useandcommunicationofitscontentsnotpermittedwithoutwrittenauthorizationfromShanghaiBell.REVIEWHISTORYREFERENCEATMSWITCHWISDOM2000TMED[EditionNumber]Draft[Dra

3、ftNumber]19/19[DocumentNumer]2021-07-24Allrightsreserved.Passingonandcopyingofthisdocument,useandcommunicationofitscontentsnotpermittedwithoutwrittenauthorizationfromShanghaiBell.1、简介PCI是高宽带总线，32位的同步总线提供132Mbps的数据吞吐量，总线也可扩展到64位宽，使吞吐量增倍。在ATM的ET板上，APC负责ATM的接口控制，当它与PCI总线进行数据传输时，需要一个PCI桥实现PCI总线和AP

4、C之间的连接，见图1。图1APC和PCI总线连接示意图PCI桥的功能要求：1.PCI接口符合PCI2.1规范；2.LOCAL侧运行于异步方式；3.LOCAL侧总线支持4位地址、32位数据非复用；4.CPU可以通过PCI总线对APC进行寄存器配置；5.APC可以通过PCI桥进行DMA的数据捕获和插入操作；6.PCI桥能够完成APC中断或内部中断请求的上传，其中APC中断从APC到PCI总线，内部中断包括PCIMaster终止、PCIMaster接收到Target终止、DMA传输结束而引起的中断；7.在LOCAL侧PCI桥具有USERI和USERO引脚，可以用于一般的测试或应用输入、输

5、出。2、PCICORE及FPGA芯片2.1PCI规范PCI总线接口设计与ISA、EISA总线接口设计有较大差别，必须严格遵守PCI总线规范、电气规范，一般的集成电路（IC）不宜做PCI接口电路。PCI总线是一个CMOS总线，在传输信号消失后，静态电流非常小，实际上，直流驱动电流主要消耗在上拉电阻上。PCI规范对IC的要求：1.引脚有上拉电阻以防止震荡或在输入缓冲器上的功率消耗；2.专用输入和I/O引脚具有钳位功能；3.PCI要求输入电容小于10pf，时钟和I/O引脚小于12pF；4.PCI标准对器件有严格的时间要求，最短CLK信号建立时间7ns，最大CLK输出信号时间11ns；AT

6、MSWITCHWISDOM2000TMED[EditionNumber]Draft[DraftNumber]19/19[DocumentNumer]2021-07-24Allrightsreserved.Passingonandcopyingofthisdocument,useandcommunicationofitscontentsnotpermittedwithoutwrittenauthorizationfromShanghaiBell.除了要求兼容PCI电气规范外，FPGA也必须满足时序特性。对于最大频率33MHz的PCI器件，PCI时钟可以是0~33MHz之间任何频率，因

7、此最小PCI周期为30ns。在这30ns中，规范允许10ns的波形传输，另外也允许2ns的从PCI器件到PCI器件的时钟歪率，即已有40%的时钟周期用于信号和时钟分配。图2说明33MHz时序，剩余18ns分为时钟到信号输出有效时间和信号建立时间两部分。Tckq表示时钟到信号输出有效时间，时钟沿后最大11nsFPGA输出引脚必须数据有效。TSU表示7ns的信号建立时间，在时钟沿前7ns数据必须出现。另外，还有PCI器件的保持时间，th，可以为0ns（图2未加说明）。如何