高速数据采集系统的设计-毕业论文外文翻译

《高速数据采集系统的设计-毕业论文外文翻译》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、南京邮电大学毕业设计(论文)外文资料翻译学院通信与信息工程学院专　　业通信工程学生姓名班级学号外文出处IEEEJournals&Magazines附件：1.外文资料翻译译文；2.外文原文指导教师评价：1．翻译内容与课题的结合度：□优□良□中□差2．翻译内容的准确、流畅：□优□良□中□差3．专业词汇翻译的准确性：□优□良□中□差4．翻译字符数是否符合规定要求：□符合□不符合　　　　　　　　　　　　　　　　　　　　　　　指导教师签名：朱洪波　　　　　　　　　　　　　　　　　　　　　　　　　2015　年　4　月　17　日高速数据采集系统的设计

2、张俊杰，章凤一，叶家骏（上海大学特种光纤和光纤接入教育部重点实验室部，上海200072）摘要：为满足雷达信号采集的要求，设计了一种基于PCI总线的12bit100MS/s的数据采集系统。该系统可实现6GB数据的实时采集和存储。可编程逻辑器件控制数据收集，存储和传输。使用PCI主模式的PCI数据传输，传输速率达到60M字节/秒，（30兆赫的模拟信号）收集到的信号的信噪比可以达到55dB。关键词：PCI控制器;可编程器件;抖动。1.总述     随着通信，雷达等领域的快速发展，所需处理模拟信号的带宽和动态范围也越来越大，DAC采样速度和精

3、度要求越来越高。高速度和高精度的数据收集所需的存储器带宽变得越来越大，因此，如何提高数据存储器带宽已经成为高速数据采集系统设计的瓶颈之一。     雷达系统的数据采集系统时钟采样频率要求是至少100兆赫，对至少10位DAC分频。而现有的计算机系统满足不了雷达系统的实时传输的要求。但雷达信号的有用信息只占其中一小部分。如图1，因此，只要将有用信息采集和储存，则可实现雷达信号样本实时存储。                           图1根据雷达信号采集和存储的特性，本文设计一个12bit100MS/s的数据采集系统。该系统采用了P

4、CI总线连接到计算机，数据采集系统利用板卡大容量信息对有用信息进行实时处理，数据采集由系统外部出发信号控制。2.数据采集卡框架整个采集系统分为以下四个部分：模拟信号调制部分，时钟脉冲处理模块，数据缓存模块，数据传输和触发模块。如图2所示。图22.1模拟信号调制      模拟信号的调制包括：模拟信号前放，信号数控增益，单端转差分布。模模拟信号前置运放采用AD9631实现输入信号的阻抗匹配及信号的低通滤波。在一个雷达系统中，从不同的雷达站收集扫描目标的雷达信号振幅是不同的，并且为了提高采集系统的信噪比，应使ADC的模拟输入信号的幅度接近满

5、幅。所以将一个压控增益运算放大器AD603芯片加到前置运算放大器之后，以调节ADC输入信号的范围。电压控制AD603的增益芯片的模拟带宽在90MHz时，增益范围-11dB一30dB。由一片8位DAC芯片产生压控芯片的的增益电压，DAC的芯片选择MAX503MAXIM公司出品，芯片数字输入由FPGA控制和产生。数据采集系统的ADC是由AD公司12位100兆赫AD9432的芯片，该模拟信号为45MHz仍然具有65dB的信噪比。由于该ADC模拟信号为差分输入差，因此,从压控增益芯片AD603输出的模拟信号经过单端转差分芯片AD8138连接到A

6、DC芯片上，从ADC输出的12bit数字信号直接连接到FPGA芯片上。2.2时钟模块      为了增加所述采集系统的灵活性和通用性，该ADC采样时钟芯片可以是从外部时钟，也可以从内部时钟。采样时钟的选择由板卡跳线器决定。外部时钟通过SMA连接器连接到电路板上，外部时钟信号为TTL电平，由于ADC的采样时钟需要PECL电平，因此，外部时钟时钟由PECL电平转换芯片MClOELl6连接到时钟选择模块。ADC的内部时钟是由该系统的数控时钟模块生产。时钟模块选择频率合成器是NCSY89429。时钟输出的范围在25兆赫至400兆赫之间，用于PE

7、CL输出信号，可直接连接到ADC的采样时钟。该频率合成器的时钟输出可被芯片的11位数字信号控制，可以精确调节输出时钟精度至1兆赫兹。11数字信号由FPGA控制。在数据采集系统中，特别是在高速数据采集系统，该时钟是一个非常重要的信号，不同时钟抖动相差较大。当采集系统的输入模拟信号带宽较大时，在计算采集系统的信噪比时钟抖动不能被忽略。量化噪声的因素也需要考虑“1，12位的ADC，当输入信号的频率为40MHz时，信噪比和采样时钟抖动曲线如图3所示，横坐标为对采样时钟抖动，y坐标为采集系统的信噪比。从图3中可以看出，为使ADC的采集系统的信噪比

8、大于50dB，采样时钟抖动必须控制在10ps以内，否则，在所造成的外部时钟抖动会降低AD9432的性能。本系统中采用SY89429芯片，输出时钟抖动峰最大值为25ps，时钟抖动均方根为10ps左右，满足系统