微机原理试题及答案解析

《微机原理试题及答案解析》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第1章概述1．电子计算机主要由运算器、控制器、存储器、输入设备和输出设备等五部分组成。2．运算器和控制器集成在一块芯片上，被称作CPU。3．总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。4．计算机系统与外部设备之间相互连接的总线称为系统总线（或通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）；CPU内部连接各寄存器及运算部件之间的总线称为内部总线。5．迄今为止电子计算机所共同遵循的工作原理是程序存储和程序控制的工作原理。这种原理又称为冯·诺依曼型原理。第3章微处理器及其结构1．8086

2、/8088CPU执行指令中所需操作数地址由EU计算出16位偏移量部分送BIU，由BIU最后形成一个20位的内存单元物理地址。2．8086/8088CPU在总线周期的T1时刻，用A19/S6～A16/S3输出20位地址信息的最高4位，而在其他时钟周期，则输出状态信息。3．8086/8088CPU复位后，从0FFFF0H单元开始读取指令字节，一般这个单元在ROM区中，在其中设置一条跳转指令，使CPU对系统进行初始化。4．8086系统的存储体系结构中，1MB存储体分2个库，每个库的容量都是512K字节，其中和数据总线D15～D8相连

3、的库全部由奇地址单元组成，称为高位字节库，并用作为此库的选通信号。5．8086/8088系统中，可以有64K个段起始地址，任意相邻的两个段起始地址相距16个存储单元。6．用段基值及偏移量来指明内存单元地址的方式称为逻辑地址。7．通常8086/8088CPU中当EU执行一条占用很多时钟周期的指令时，或者在多处理器系统中在交换总线控制时会出现空闲状态。8．8086CPU使用16根地址线访问I/O端口，最多可访问64K个字节端口，使用20根地址线访问存储单元，最多可访问1M个字节单元。9．CPU取一条指令并执行该指令的时间称为指令周

4、期，它通常包含若干个总线周期，而后者又包含有若干个时钟周期。1．某微机最大可寻址的内存空间为16MB，其CPU的地址总线至少应有（24）条。2．8086/8088CPU的RESET引脚至少应维持4个时钟周期的正脉冲宽度才能有效复位。3．当RESET信号进入高电平状态时，将使8086/8088CPU的CS寄存器初始化为0FFFFH。4．8086/8088CPU与慢速存储器或I/O接口之间进行数据传输，为了使传送速度匹配，有时需要在T3和T4状态之间插入若干等待周期TW。5．8086/8088CPU中标志寄存器的主要作用是产生影响

5、或控制某些后续指令所需的标志。6．8086最小模式下的存储器读周期中地址锁存发生在总线周期的T1时刻。7．指令指针IP的作用是保存正在执行的一条指令。8．8086CPU有两种工作模式，最小模式的特点是CPU提供全部控制信号。第4章8086/8088CPU指令系统1．寄存器间接寻址方式中，操作数在存储单元中。2．用BP作基址变址寻址时，操作数所在的段是当前堆栈段。9．条件转移指令JNE的条件是ZF＝0。4．调用CALL指令可有段内直接.段内间接.段间直接.段间间接。5．在数据传送类指令中，只有SAHF和POPF两条指令会影响标志

6、位的值，其中指令POPF是唯一可以改变TF标志的指令。第5章汇编语言程序设计1．段定义伪指令语句用SEGMENT语句表示开始，以ENDS语句表示结束。2．ARRAYDW10DUP（5DUP（4DUP（20H，40H，60H））语句执行后共占1200字节存储单元。3．汇编语句中，一个过程有NEAR和FAR两种属性。NEAR属性表示主程序和子程序在同一个代码段中，FAR属性表示主程序和子程序不在同一个代码段中。4．DOS系统功能号应放在AH寄存器中。5．子程序又称过程，它可以由PROC语句定义，由ENDP语句结束，属性可以是NEA

7、R或FAR。6．假设VAR为数据段中已定义的变量，则指令MOVBX，OFFSETVAR中源操作数的寻址方式是立即数寻址。7．EXE文件产生在连接之后。8．主程序与子程序之间传递参数可通过堆栈、存储器单元、通用寄存器进行。9．计算机系统软件中的汇编程序是一种翻译程序。第6章存储器系统一、选择题1．存储容量、集成度、最大存储时间是半导体存储器芯片的性能指标。2．高速缓存由DRAM构成。3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要16个存储芯片。6．外存储器包括软磁盘、磁带、硬磁盘、光盘。7．在多级存储体系结构中，

8、Cache-主存结构主要用于解决主存与CPU速度不匹配的问题。8．动态RAM的特点之一是需要刷新电路、存取速度高于静态RAM。1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache存储器，它是由DRAM类型的芯片构成，而主存储器则是由SRAM类型的芯片