博士学位论文 高性能视频编解码芯片结构设计

《博士学位论文 高性能视频编解码芯片结构设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、分类号TP3，TN4密级UDC编号中国科学院研究生院博士学位论文高性能视频编解码芯片结构设计张鹏指导教师高文研究员中国科学院计算技术研究所申请学位级别工学博士学科专业名称计算机应用论文提交日期2008年10月论文答辩日期2009年01月培养单位中国科学院计算技术研究所学位授予单位中国科学院研究生院答辩委员会主席王鼎兴声明我声明本论文是我本人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，本论文中不包含其他人已经发表或撰写过的研究成果。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表

2、示了谢意。作者签名：日期：论文版权使用授权书本人授权中国科学院计算技术研究所可以保留并向国家有关部门或机构送交本论文的复印件和电子文档，允许本论文被查阅和借阅，可以将本论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编本论文。（保密论文在解密后适用本授权书。）作者签名：导师签名：日期：摘要二十一世纪以来，互联网进入多媒体时代，家庭娱乐进入数字高清时代，移动通信也进入宽带时代。对这些海量的多媒体数据，特别是视频数据，进行数字化处理的需求促使了视频压缩技术的长足发展，进而形成了一系列成熟的标准，比如AVS，H.

3、264，MPEG系列,VC-1,RealVideo,和VP系列等。视频编码技术在保持视频信号原有的绝大部分肉眼敏感的信息量的情况下，将数据量压缩到几十分之一甚至更少，从而节省了大量存储，传输和处理的代价。而视频编解码器的专用性和复杂性使得专用芯片成为高性能视频编解码应用的首选实现方式之一。相比于音频等其他媒体，视频编解码算法的复杂度大大提高，加上对高图像分辨率的追求，对芯片的系统性能提出了相当高的要求。随着芯片集成度的提高和设计自动化程度的提高，整个编解码系统可以用超大规模集成电路的形式被实现于单个芯片中。但是由于电路结构的设计不同，实际编解码

4、器在性能上相差可以非常大。随着图像时空分辨率的进一步增加，以及编解码算法的进一步复杂，加之集成电路工艺进入深亚微米后带来的一系列限制，如何从电路结构设计本身寻求提高系统性能的可能性，成为了视频编解码器设计的研究重点。为了提高电路系统的性能，流水和并行是两大最基本的实现手段。如何将这两项技术与视频编解码器算法的特性有效的结合，是设计高性能视频编解码器的关键。本论文以高性能视频编解码器芯片的结构设计为研究对象，针对视频编解码器的性能瓶颈，结合视频编解码算法的具体特点，在电路结构设计方面提出了一系列优化方案，使得在相同电路工艺条件下，大幅度地提高编解

5、码系统的吞吐率，同时兼顾到面积，功耗等硬件代价。本文主要内容包括以下六个方面：1)视频编解码算法的数据流分析：针对AVS,H.264和VC-1标准，从数据流的角度分析视频编解码算法的特性，从系统级和模块级两个粒度分析视频编解码器芯片实现中可以利用的并行性和数据依赖关系，分析性能提高的可能性和代价。2)具有性能保证的系统级流水线结构：针对目前普遍采用的系统级流水线结构，分析其系统级性能，特别是共享存储器对于流水线吞吐率的影响，提出一种同步化的流水线结构，以及存储器控制器的请求缓冲机制，用来保障系统的性能。3)基于访问特性的外存储器映射优化：针对外

6、存储器带宽利用率问题，分析SDRAM的三维存储结构和访问方式，根据AVS和H.264帧间参考像素的特点，提出冗余映射和联合映射两项技术来优化外存储器组织，并给出了理论分析结I高性能视频编解码芯片结构设计摘要果和实际码流的测试结果。4)基于交叉存储运动估计结构和算法设计：针对运动估计的性能受限于参考像素的组织这一问题，提出一种交叉存储的片内参考窗的组织形式，有效地拓展数据通道的带宽。交叉存储与传统的数据复用方法相比，降低了对搜索算法的要求，所带来的灵活性给快速运动估计算法的应用提供了条件。在交叉存储硬件结构的基础上，针对AVS和H.264中运动估

7、计变块大小的特性，提出一种高编码效率而低复杂度的快速运动搜索算法。5)高速算术解码引擎设计：熵编解码算法的递归特性限制了硬件并行化的程度，从而限制了吞吐率的提高。通过一系列数学变换和逻辑变换，从算法级和电路级优化关键路径，提出两种跟标准完全兼容的高速电路实现结构。第一种结构基于固定bin率（固定输出率）解码，在比特裁决的同时对两种可能地裁决结果猜测性的均进行更新计算，并在最后根据实际裁决结果选择正确的更新结果进行更新。同时通过一系列关键路径优化手段将单bin解码输出bin率提高到248Mbin/s。进一步优化上下文准备电路，提出双bin猜测执行

8、方案，解码输出bin率达到339Mbin/s，相比于前人设计性能提高1.26倍。第二种结构采用固定输入率（bit率）和固定输出率（bin率）相结合的方