存储器和存储器子系统

存储器和存储器子系统

ID:39511157

大小:312.00 KB

页数:66页

时间:2019-07-04

存储器和存储器子系统_第1页
存储器和存储器子系统_第2页
存储器和存储器子系统_第3页
存储器和存储器子系统_第4页
存储器和存储器子系统_第5页
资源描述:

《存储器和存储器子系统》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章存储器及 存储器子系统1本章主要介绍:存储器的分类、技术指标、组成及层次结构静态存储器(SRAM)只读存储器(ROM,EPROM,E2PROM,FLASH)动态存储器(DRAM)存储器的接口设计2第一节存储器概述3本节基本知识由于CPU的速度不断提高,处理的信息量不断增大,要求存储器提高存取速度,改进存取方式。存储器技术指标存储器分类与性能内存的基本组成存储系统的层次结构4一、存储器的主要技术指标1、存储容量指它可存储的信息的字节数或比特数,通常用存储字数(单元数)存储字长(每单元的比特数)表示。

2、例如:1Mb=1M1bit=128k8bit=256k4bit=1M位1MB=1M8bit=1M字节5一、存储器的主要技术指标(续)2、存取速度(可用多项指标比表示)(1)存取时间(访问时间)TA从存储器接收到读/写命令到信息被读出或写入完成所需的时间(决定于存储介质的物理特性和寻址部件的结构)。例如:ROM存取时间通常为几百ns;RAM存取时间通常为几十ns到一百多ns;双极性RAM存取时间通常为10~20ns。6一、存储器的主要技术指标(续)(2)存取周期TM指在存储器连续读/写过程中一次完整

3、的存取操作所需的时间或者说是CPU连续两次访问存储器的最小时间间隔。(有些存储器在完成读/写操作后还有一些附加动作时间或恢复时间,例如刷新或重写时。)TM略大于TA。7一、存储器的主要技术指标(续)(3)数据传送速率(频宽)BM单位时间内能够传送的信息量。若系统的总线宽度为W,则BM=W/TM(b/s)例如:若W=32位,TM=100ns,则BM=32bit/100×10-9s=320×10+6=320Mbit/s=40MB/s若TM=40ns,则BM=100MB/s(PCI的TM=30ns)早期的PC机

4、:总线为8位,TM=250nsBM=8bit/250×10-9=4MB/s8一、存储器的主要技术指标(续)3、体积与功耗(嵌入式系统或便携式微机中尤为重要)4、可靠性平均故障间隔时间(MTBF),即两次故障之间的平均时间间隔。EPROM重写次数在数千到10万次之间;ROM数据保存时限是20年到100多年。9二、存储器的分类与性能1、内存储器也称主存储器,但有了Cache后,内存包括主存与Cache。其速度快,价格贵,容量有限。它包括:(1)磁性存储器磁泡存储器和磁芯存储器,信息不易丢失,但容量小,体积大。

5、(2)半导体存储器双极性存储器:速度快,功耗大,价格贵,容量小。适宜作Cache、队列等;10二、存储器的分类与性能(续)MOS存储器:速度稍慢,集成度高,功耗小,价格便宜。a、只读存储器ROM:掩膜ROM,厂家制造时已编程,用户不可编程,不易挥发。PROM:用户可一次编程(OTP)。不可擦除。EPROM:UV-EPROM,紫外线擦除可编程ROM。E2PROM:电可擦除可编程ROM。b、RAM存储器(随机存取存储器,又称随机读/写存储器,易挥发)SRAM:静态存储器,掉电后,信息丢失----挥发。DR

6、AM:动态存储器,即使不掉电,信息也会丢失,需要定时刷新。11二、存储器的分类与性能(续)2、外存储器外存储器又称海存,容量大,价格低,不易挥发,但存取速度慢。外存有:磁表面存储器:磁鼓,磁盘(硬盘、软盘)光存储器:CD-ROM,DVD-ROM,CD-R,WR-CD半导体存储器:Flash存储器(闪存盘,闪存条,U盘。12三、内存的基本组成各种内存的内部结构各异,但从宏观上看,通常都有以下几个部分:存储体,地址译码,读/写电路。1、存储体存储二进制信息的矩阵,由多个基本存储单元组成,每个存储单元可有

7、0与1两种状态,即存储1bit信息。2、地址译码部件地址线通过译码器选中相应的存储单元中的所有基本单元。地址线条数n=log2N(N为存储单元数)。即:N=2n,若n=16,N=2n=6553613三、内存的基本组成(续)3、读/写电路读/写电路由读出放大器、写入电路和读/写控制电路构成,通过数据线与CPU内的数据寄存器相连。内存的基本组成框图如右图:14四、存储系统的层次结构为了解决存储器速度与价格之间的矛盾,出现了存储器的层次结构。1、程序的局部性原理在某一段时间内,CPU频繁访问某一局部的存储器区域

8、,而对此范围外的地址则较少访问的现象就是程序的局部性原理。层次结构是基于程序的局部性原理的。对大量典型程序运行情况的统计分析得出的结论是:CPU对某些地址的访问在短时间间隔内出现集中分布的倾向。这有利于对存储器实现层次结构。15四、存储系统的层次结构(续)2、多级存储体系的组成目前,大多采用三级存储结构。即:Cache-主存-辅存,如下图:CPU高速缓存主存辅存辅助硬件辅助硬、软件16四、存储系统的层次结构(续)Cache引入

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。