可编程逻辑器件实验指导书(部分供参考)

可编程逻辑器件实验指导书(部分供参考)

ID:39473289

大小:43.50 KB

页数:4页

时间:2019-07-04

可编程逻辑器件实验指导书(部分供参考)_第1页
可编程逻辑器件实验指导书(部分供参考)_第2页
可编程逻辑器件实验指导书(部分供参考)_第3页
可编程逻辑器件实验指导书(部分供参考)_第4页
资源描述:

《可编程逻辑器件实验指导书(部分供参考)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、可编程逻辑器件实验指导书(部分供参考)(QutartusII软件和原理图设计部分)吴周桥邹崇涛第一部分GW48SOC/EDA系统使用说明GW48教学实验系统原理与使用介绍一、GW48系统使用注意事项a:闲置不用GW48EDA/SOC系统时,关闭电源,拔下电源插头!!!b:EDA软件安装方法可参见光盘中相应目录中的中文README.TXT;详细使用方法可参阅本书或《EDA技术实用教程》、或《VHDL实用教程》中的相关章节.c:在实验中,当选中某种模式后,要按一下右侧的复位键,以使系统进入该结构模式工作.d:换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后

2、才能开电源.其它接口都可带电插拔(当适配板上的10芯座处于左上角时,为正确位置).e:对工作电源为5V的CPLD(如1032E/1048C、95108或7128S等)下载时.最好将系统的电路"模式"切换到"b",以便使工作电压尽可能接近5V.g:GW48详细使用方法可参见《EDA技术实用教程》配套教学软件*.ppt.h:主板左侧3个开关默认向下,但靠右的开关必须打向上(DLOAD),才能下载.i:跳线座"SPS"默认向下短路(PIO48);右侧开关默认向下(TOMCU).j:左下角拨码开关除第4档"DS8使能"向下拨(8数码管显示使能)外,其余皆默认向上拨.二、GW48

3、系统主板结构与使用方法附图1-1B、GW48-GK/PK系统目标板插座引脚信号图附图1-1A为GW48-CK型EDA实验开发系统的主板结构图(GW48-GK/PK型未画出,具体结构说明应该参考实物主板),该系统的实验电路结构是可控的.即可通过控制接口键SW9,使之改变连接方式以适应不同的实验需要.因而,从物理结构上看,实验板的电路结构是固定的,但其内部的信息流在主控器的控制下,电路结构将发生变化.这种"多任务重配置"设计方案的目的有3个:1.适应更多的实验与开发项目;2.适应更多的PLD公司的器件;3.适应更多的不同封装的FPGA和CPLD器件.系统板面主要部件及其使用

4、方法说明如下(请参看相应的实验板板面和附图1-1A).附表1-1在线编程坐各引脚与不同PLD公司器件编程下载接口说明PLD公司LATTICEALTERA/ATMELXILINXVANTIS编程座引脚IspLSICPLDFPGACPLDFPGACPLDTCK(1)SCLKTCKDCLKTCKCCLKTCKTDO(3)MODETDOCONF_DONETDODONETMSTMS(5)ISPENTMSnCONFIGTMS/PROGRAMENABLEnSTA(7)SDOnSTATUSTDOTDI(9)SDITDIDATA0TDIDINTDISEL0GNDVCC*VCC*GNDGN

5、DVCC*SEL1GNDVCC*VCC*VCC*VCC*GND以下是对GW48系统主板功能块的注释,但请注意,有的功能块仅GW48-GK获GW48-PK系统存在:(1)SW9:按动该键能使实验板产生12种不同的实验电路结构.这些结构如第二节的13张实验电路结构图所示.例如选择了"NO.3"图,须按动系统板上的SW9键,直至数码管SWG9显示"3",于是系统即进入了NO.3图所示的实验电路结构.(2)B2:这是一块插于主系统板上的目标芯片适配座.对于不同的目标芯片可配不同的适配座.可用的目标芯片包括目前附图1-1AGW48-CK实验开发系统的板面结构图世界上最大的六家FP

6、GA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件.第三节的表中已列出多种芯片对系统板引脚的对应关系,以利在实验时经常查用.(3)J3B/J3A:如果仅是作为教学实验之用,系统板上的目标芯片适配座无须拔下,但如果要进行应用系统开发、产品开发、电子设计竞赛等开发实践活动,在系统板上完成初步仿真设计后,就有必要将连有目标芯片的适配座拔下插在自己的应用系统上(如GWDVP板)进行调试测试.为了避免由于需要更新设计程序和编程下载而反复插拔目标芯片适配座,GW48系统设置了一对在线编程下载接口座:J3A和J3B.此接口插座可适用于不同的FPGA/CPL

7、D(注意,1、此接口仅适用于5V工作电源的FPGA和CPLD;2、5V工作电源必须由被下载系统提供)的配置和编程下载.对于低压FPGA/CPLD,(如EP1K30/50/100、EPF10K30E等,都是2.5V器件),下载接口座必须是另一座:ByteBlasterMV.注意,对于GW48-GK/PK,只有一个下载座:ByteBlasterMV,是通用的.(4)混合工作电压使用:对于低压FPGA/CPLD目标器件,在GW48系统上的设计方法与使用方法完全与5V器件一致,只是要对主板的跳线作一选择(对GW48-GK/PK系统不用跳线):JV

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。