数字电路复习题5

《数字电路复习题5》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、6.同步练习一、填空题1.任一时刻的稳定输出不仅决定于该时刻的输入，而且还与电路原来状态有关的电路叫。2.时序逻辑电路由和两部分组成。3.时序逻辑电路的功能表示方法有、、和4.时序逻辑电路按触发器时钟端的连接方式不同可以分为和两类。5.可以用来暂时存放数据的器件叫。1.时序逻辑电路2.组合逻辑电路和存储电路3.逻辑表达式、状态表、状态图、时序图、卡诺图。4.同步和异步5.寄存器6.在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用。7.由8级触发器构成的二进制计数器模值为。6.同步计数器7.2568.已知十进制加法计数器的状态转换图如图所示，它是采用编码的计数器。9.按计数器中

2、各触发器状态更新的情况不同，可将计数分为，两种类型。8.8421BCD码编码。9.同步和异步10.集成计数器的模值是固定的，但可以用法和法来改变它们的模值。11.通过级联方法，把两片4位二进制计数器74LS161连接成为8位二进制计数器后，其最大模值是。12.通过级联方法，把三片4位十进制计数器74LS160连接成为12位十进制计数器后，其最大模值是。10.清零法和置数法11.25612.1000CPFF1C11J1K&&QQFF2C11J1K&&QQFF3C11J1K&&QQZ00001111001010011100000011010001000001010011100101110111

3、Z1、分析下图电路101001100000010011110111电路是同步五进制加法计数器，有自启动特性2.集成4位二进制加法计数器的连接如图，LD端是预置控制端，A,B,C,D是预置数据输入端，Q3Q2Q1Q0是触发器的输出端，Q0为低位，Q3为高位，当LD=0时，计数器处于预置功能，LD=1时是计数功能，试分析该电路功能LDQ0Q1Q2Q3CPABCD011。列出状态转换表2.检查自启动特性3.画出完整的状态转换图4。说明计数器模值Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1功能0000001000110100011001111000101010111100111

4、0111100010101100111010010001101000110011110001010101111001110111100000010011010101110预置计数计数预置计数计数预置计数计数预置计数计数预置预置预置预置0000001011111110110100011101100111001011101110000111011001000011Q3Q2Q1Q0从状态转换图可知：该电路是一个十二进制计数器，并且具有自启动特性3.用CT74161构成的电路如图所示，试分析该电路画出状态转换图及说明此电路的模值Q0Q1Q2Q3D0D1D2D3ETEPCPCLDRD74161111

5、CP01011010111111101101110010111000011101100101010000110010000100001001预置Q3Q2Q1Q0该电路是一个六进制计数器，具有自启动特性4.已知维持阻塞D触发器组成的电路图（a）所示，电路输入波形如图（b）所示，试画出触发器输出端Q1和Q2的波形，设触发器的初态为0。（b）CP1CP2（a）FF1Q11DQ1C1RCP1Q21DQ2C1RCP2FF2解：该电路的波形分析应注意以下几个方面的问题。（1）两个触发器的时钟分别由两个不同的时钟信号控制，因此两个触发器不是同时翻转，Q1、Q2分别在CP1和CP2的上升沿翻转。（2）触发

6、器FF1的异步清零端R端与另一触发器的相连，因此，当Q2=1时，Q1清零。（3）触发器FF1接成计数状态，，触发器FF2受Q1控制，D2=Q1。（c）CP1CP2Q1Q2FF1Q11DQ1C1RCP1Q21DQ2C1RCP2FF25.如图所示同步计数器，由JK触发器构成。写出状态转换表与状态转换图，并说明该计数器的模是多少？CP1K1JC1&1K1JC1Q2Q11K1JC11Q01Q2Q1Q0(a)状态方程根据状态方程，求出状态转换表初态次态Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001010010011011100100000101010110010111000驱动方

7、程模6加法计数器具有自启动特性(b)Q2Q1Q0