一种基于NCVerilog+的并行逻辑模拟

一种基于NCVerilog+的并行逻辑模拟

ID:39405285

大小:71.55 KB

页数:6页

时间:2019-07-02

一种基于NCVerilog+的并行逻辑模拟_第1页
一种基于NCVerilog+的并行逻辑模拟_第2页
一种基于NCVerilog+的并行逻辑模拟_第3页
一种基于NCVerilog+的并行逻辑模拟_第4页
一种基于NCVerilog+的并行逻辑模拟_第5页
资源描述:

《一种基于NCVerilog+的并行逻辑模拟》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、论文快速参考一种基于NC—Verilog的并行逻辑模拟言引朱英吴志勇发展,计算JOLfl4Uf:行运算能力越来越强大,也为模拟的方法。随着多核技术和多处理器计算机的为了加快逻辑模拟速度,可以采用并行逻辑并且每个测试向量需要更多的运算资源。并行逻辑模拟技术的实现提供很好的硬件半台。时间变长的凶索主要有两个:一是电路规模变大,模拟器软件需要维护更多的逻辑;另外一个凶索并行逻辑模拟有同步并行逻辑模拟和异步并越来越高,导致软件模拟时间也越来越长。模拟断发展,集成电路的规模越来越大,逻辑复杂度一种技术。随着集成电路设计和晶体管技术的

2、不的行为,检测设计错误,验证设计功能正确件的逻行逻辑模拟两种形式,本文实现了一种基于SMP的同步并行逻辑模拟。将整个系统分成3个子系统,各个子系统都绑定在不同的处理器上执行,是为了验证系统的_:i_F确性,需要更多的测试向量,难是模拟器的模拟速度难以达到验证要求、为了解决这个困难,可以采用并行逻辑模拟技术。并巨鹏锦量,并行模拟的加速比在1行逻辑模拟技术有同步和异步两种实现形式,对于需要节拍级同步的系统可以采用同步并行逻辑模拟的方法,在一个基于NC算密集型的测试向量,加速比在1统上进行3个子系统的同步并行逻辑模拟实验,通过共

3、享内存的方式进行通信,利用信号量机制摘要:随着集成电路设计技术的发展,集成电实现同步,结果显示,对于访存密集型的泖j试向Simulation关键词:并行逻辑模拟NCSI辑模拟是通过一个计算机程序去模拟电路路的规模越来越大,而作为验证重要手段之一的逻辑模拟技术也遇到了不少困难,其中主要的困模拟速度有了明显的提升,实验证明并行逻辑模司照凯拟的方式很有效。,5左右,Verilog的SoC系2左右,对于运信号量LogicVerilog共享内存Abstract:Withefficient.(江南计算技术研究所无锡214083)Wux

4、iAC—VerilogNesult,forBasedParallelwuofC-Verilog1Peng-jincommunicationKey2008年伞围高性能计算学术年会simplementvector,theexperimentcomputingformats:memory.Assemaphoreimplementedmemorysubsystems,simulationanystemsystemdifficultysimulation,NC—Verilog,(szkll28@163problem,wedevelo

5、pmentsimulation,whichconl)memory,semaphoremetsomemethodsimportantsynchronizeInl:astinenoughtechnologywithdifficultieswords:paralleldealverification,hasbeparallellogicthisLogicnowlargeveryisthatThescaletechnology,thedesignICofrapidlytechnology.Thethetwosynchronousa

6、ndasynchronous.ForComputinga论文快速参考一种基于NC—Verilog的并行逻辑模拟言引朱英吴志勇发展,计算JOLfl4Uf:行运算能力越来越强大,也为模拟的方法。随着多核技术和多处理器计算机的为了加快逻辑模拟速度,可以采用并行逻辑并且每个测试向量需要更多的运算资源。并行逻辑模拟技术的实现提供很好的硬件半台。时间变长的凶索主要有两个:一是电路规模变大,模拟器软件需要维护更多的逻辑;另外一个凶索并行逻辑模拟有同步并行逻辑模拟和异步并越来越高,导致软件模拟时间也越来越长。模拟断发展,集成电路的规模越来

7、越大,逻辑复杂度一种技术。随着集成电路设计和晶体管技术的不的行为,检测设计错误,验证设计功能正确件的逻行逻辑模拟两种形式,本文实现了一种基于SMP的同步并行逻辑模拟。将整个系统分成3个子系统,各个子系统都绑定在不同的处理器上执行,是为了验证系统的_:i_F确性,需要更多的测试向量,难是模拟器的模拟速度难以达到验证要求、为了解决这个困难,可以采用并行逻辑模拟技术。并巨鹏锦量,并行模拟的加速比在1行逻辑模拟技术有同步和异步两种实现形式,对于需要节拍级同步的系统可以采用同步并行逻辑模拟的方法,在一个基于NC算密集型的测试向量,加

8、速比在1统上进行3个子系统的同步并行逻辑模拟实验,通过共享内存的方式进行通信,利用信号量机制摘要:随着集成电路设计技术的发展,集成电实现同步,结果显示,对于访存密集型的泖j试向Simulation关键词:并行逻辑模拟NCSI辑模拟是通过一个计算机程序去模拟电路路的规模越来越大,而作为验证重要手段之一的逻

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。