双极集成器件和电路设计

《双极集成器件和电路设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、4.2双极集成器件和电路设计4.2.1双极晶体管的寄生参数双极型晶体管等效电路模型1.集电区电阻在饱和状态下，集电区电阻的压降可能大于本征器件的饱和压降降低集电区电阻的措施2.基区电阻由基区的扩散薄层形成3.电容发射结电容，集电极电容，衬底结电容4.2.2纵向结构设计1.集电区材料的选择两个参数：外延层掺杂浓度和外延层的厚度外延层掺杂浓度对数字电路主要考虑对Rc的影响，对模拟电路主要考虑击穿电压的影响。外延层的厚度由集电极结深xjs、集电结最大耗尽层宽度xmc、衬底结杂质反扩散深度决定。2.基区宽度Wb的选择晶体管的基区宽度Wb是纵向结构中最重要的参数之一。基区的下

2、限由集电极击穿电压伸入基区侧的集电结耗尽层宽度决定。Xmb

3、集边效应2.集电结边缘到隔离墙间尺寸的选择考虑隔离、集电极的杂质横向扩散考虑隔离、集电极反偏时最大耗尽层宽度4.2.3横向结构结构在制造掩膜版时，要赋予设计规则。这些规则主要考虑了制版设备可实现的最细线条和最小线条的间距；光刻可形成的最细线条和最小线距等因素。为了使设计标准化，C.Mead和L.Conway在80年代初提出了“”设计规则。它将版图规定尺寸均取为的整数倍。举例：3.版图设计规则(设计规则)(1)引线孔最小尺寸2×2(2)金属条2，扩散条2，隔离槽最小宽度2(3)基区各边覆盖发射区的最小富余量，扩散区对引线孔各边留有的富余量不小于。(

4、4)n+埋层和P+隔离间的最小间距4，其余最小间距为2。4.2.4按比例缩小原则按比例缩小原则指当器件版图设计尺寸缩小时，器件的各种性能和芯片面积也按一定的规律变化。目前有三种按比例缩小原则,即：恒定电场按比例缩小原则（简称CE原则），恒定电压按比例缩小原则（简称CV原则），准恒定电压按比例缩小原则（简称QCE原则）。按按比例缩小原则可正确指导设计者正确和合理考虑尺寸和性能的关系，依据此关系可减小版图再设计时间和费用，提高设计效率和电路性能。恒定电场按比例缩小原则CE对MOS管的影响几何尺寸1/a功率密度1电源及逻辑电压1/a功率-延迟乘积1/a3纵向尺寸1/a

5、内连线电阻a1.纵向pnp管直流和交流特性不如npn管，制造简单，集电极必须接电路的最低电位。4.2.5双极pnp晶体管及设计2.横向pnp管使用最广泛，集电极不要求接最低电位，恒流源、有源负载电路、和npn形成互补结构。(1)多电极设计大电流应用4.2.6双极集成电路版图设计(2)隔离墙可以公用(3)集电极在一起的晶体管可以共用一个隔离阱,但必须用大隐埋层使集电区公用(4)可以增加集电极和基极间的距离,以便在布线时允许金属线穿过晶体管,不允许金属线在发射极和基极间穿过(5)如果要求两晶体管参数一致,应采取同一版图取向.(6)金属线可以横跨电阻(7)如果要求电阻精度

6、高,电阻两端头应放在非对称方向(8)所有电阻可以放在同一阱内,用同一埋层.(9)如不考虑寄生效应,电阻与晶体管可放置在同一阱内(10)可以用发射区n+扩散电阻作为连线.(11)电阻若出现拐角设计,拐角的等方系数为0.59(12)金属覆盖层应大于接触孔,一般应超过2~5um(13)压焊点应放置在芯片的四周,每个压焊点边长应为80um,压焊点之间的间距应大于10um,压焊点至内部金属连线的最短距离应大于25um4.2.7版图设计实例8输入端6管双极TTL电路1确定工艺条件P型硅衬底，埋层锑扩散，外延层N型，PN结隔离，基区硼扩散，发射区磷扩散。2图形尺寸确定最小套刻间距

7、、隔离槽最小宽度….3确定元器件尺寸由电流确定各晶体管尺寸、电阻图形的设计、输入箝位二极管的图形设计。4画出布局草图5绘制总图