MS320C54x的CPU结构和存储器配置

MS320C54x的CPU结构和存储器配置

ID:39336648

大小:1.20 MB

页数:83页

时间:2019-07-01

MS320C54x的CPU结构和存储器配置_第1页
MS320C54x的CPU结构和存储器配置_第2页
MS320C54x的CPU结构和存储器配置_第3页
MS320C54x的CPU结构和存储器配置_第4页
MS320C54x的CPU结构和存储器配置_第5页
资源描述:

《MS320C54x的CPU结构和存储器配置》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章TMS320C54x的CPU结构和存储器配置2.1TMS320C54xDSP的结构2.2TMS320C54x的总线结构2.3TMS320C54x的CPU结构2.4TMS320C54x存储器和I/O空间2.1TMS320C54xDSP的结构2.1.1TMS320C54xDSP的基本结构图2-1和图2-2给出了TMS320C54x的两种结构框图。图2-1TMS320C54x的组成框图图2-2TMS320C54x的功能框图TMS320C54x是16位定点DSP。TMS320C54x的中央处理单元(

2、CPU)具有改进的哈佛结构、低功耗设计和高度并行性等特点。除此之外,高度专业化的指令系统可以全面地发挥系统性能。使用TMS320C54x的专用硬件逻辑的CPU,再配以按照用户需要所选择的片内存储器和片内外设,可组成用户的ASIC(ApplicationSpecificIntergratedCircuit,专用集成电路)以应用于电子产品的不同领域。2.1.2TMS320C54xDSP的主要特点TMS320C54x系列定点DSP芯片共享同样的CPU内核和总线结构,但每一种器件片内存储器的配置和片内外设

3、不尽相同。表2-1提供了TMS320C54x各DSP基本性能的概要。表2-1TMS320C54x系列基本配置汇总表TMS320C54x的主要特征如下:(1)CPU(中央处理单元)利用其专用的硬件逻辑和高度并行性提高芯片的处理性能。●1条程序总线、3条数据总线和4条地址总线组成的改进型哈佛结构,提供了更快的速度和更高的灵活性。●40bit的算术逻辑单元(ALU)包括40bit的桶形移位器和两个独立的40bit累加器A、B。●17×17bit并行乘法单元和专用的40bit加法器用于无等待状态的单周期乘

4、/累加操作。●比较、选择和存储单元(CSSU)能够完成维特比(Viterbi,通信中的一种编码方式)的加/比较/选择操作。●指数译码器可以在单周期内对40bit累加器进行指数运算。●两个地址发生器包括8个辅助寄存器(AR0~AR7)和两个辅助寄存器算术运算单元(ARAU0、ARAU1)。●TMS320C5420还包括一个双CPU的结构。(2)存储器具有192K字可寻址存储空间(包括64K字程序存储空间、64K字数据存储空间和64K字I/O空间)。其中,TMS320C548、TMS320C549、T

5、MS320C5402、TMS320C5410和TMS320C5420的程序存储空间还可以扩展到8M字。片内存储器配置因型而异。(3)高度专业化的指令集能够快速地实现算法并用于高级语言编程优化。其包括:●单指令重复和块指令重复。●用于更好地管理程序存储器和数据存储器的块移动指令。●32位长整数操作指令。●指令同时读取2或3个操作数。●并行存储和加载的算术指令。●条件存储指令。●快速中断返回。(4)片内外设和专用电路采用模块化的结构设计,可以快速地推出新的系列产品。其包括:●可编程软件等待状态发生器。

6、●可编程分区转换逻辑电路。●可使用内部振荡源或外部振荡源的锁相环(PLL)时钟发生器。当使用外部振荡源时,内部允许使用多个值对芯片倍频。●外部总线接口可以禁止或允许外部数据总线、地址总线和控制线的输出。●数据总线支持总线挂起的特征。●可编程定时器。●8bit并行主机接口(HPI)。●串行口:全双工串口(支持8bit或16bit数据传送)、时分多路(TDM)串口和缓冲(BSP)串口。(5)TMS320C54x执行单周期定点指令时间为25/20/15/12.5/10ns,每秒指令数为40/66/100

7、MIPS。(6)TMS320C54x电源由IDLE1、IDLE2和IDLE3功耗下降指令控制功耗,以便DSP工作在节电模式下,使之更适合于手机。其控制CLKOUT引脚的输出,省功耗。(7)在片仿真接口、片上的JTAG接口符合IEEE1149.1边界扫描逻辑接口标准,可与主机连接,用于芯片的仿真和测试。2.2TMS320C54x的总线结构TMS320C54xDSP片内由8组16bit总线(1组程序总线、3组数据线和4组地址总线)构成。程序总线(PB)传送从程序存储器装载的指令代码和立即数。这些总线的

8、功能分别是:3组数据总线(CB、DB和EB)负责将片内的各种元器件相互连接,例如CPU、数据地址产生逻辑、程序地址产生逻辑、片内外设和数据存储器等。TMS320C54x能利用两个辅助寄存器算术单元(ARAU0和ARAU1)在同一个周期内生成两个数据存储器地址。PB能加载保存于程序空间的操作数(例如,系数表),并将操作数传送到乘法器和加法器中进行乘累加操作,或利用数据移动指令(MVPD和READA)把程序空间的数据传送到数据空间。TMS320C54x还有一组双向的片内总线用于访问片内

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。