欢迎来到天天文库
浏览记录
ID:39302099
大小:4.48 MB
页数:68页
时间:2019-06-30
《汽车电工与电子基础x》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、数字电路一、数字电路基础知识二、逻辑门电路四、集成触发器五、数字电路应用举例三、集成门电路学习目标1.正确描述基本门电路、触发器等逻辑电路的性能特点;2.简单叙述电路组成、逻辑符号、逻辑表达式、真值表、状态图及时序图的含义,并说明其使用方法;3.能简单分析电路和解决生产实践中的一些实际问题。1.数字电路的特点2.数制和码制一、数字电路基础知识1.数字电路的特点电子电路分成两大类模拟电路数字电路模拟型号与数字信号a)模拟信号b)数字信号数字电路重点研究输入信号和输出信号之间的逻辑关系。数字电路结构简单,易于制造
2、,便于集成化、系列化生产,成本低廉,使用方便;由数字电路组成的数字系统,工作准确可靠、精度高、保密性好、抗干扰能力强。2.数制和码制1)数制2)码制1)数制数制是指数的表示方法(1)十进制(2)二进制(3)二进制数与十进制数的相互转换2)码制数字电路只认识二进制数,要处理其他信息时就需要用二进制数表示。有特定意义的二进制数就称为二进制代码;用二进制代码表示信息的方法称为码制。1.“与”逻辑关系和“与”门电路2.“或”逻辑关系和“或”门电路3.“非”逻辑关系和“非”门电路4.复合门电路二、逻辑门电路1.“与”逻
3、辑关系和“与”门电路1)“与”逻辑关系2)“与”门电路1)“与”逻辑关系“与”逻辑电路举例2)“与”门电路二极管与门电路和逻辑符号a)电路b)符号按输入信号的不同可分为以下情况:(1)输入端A、B都处于低电平0V,这时D1、D2都处于正向导通状态。如果忽略二极管的导通压降,则输出L=0。(2)输入端A、B只有一个处于低电平0V,这时处于低电平的二极管D优先导通,输出L仍为低电平。(3)输入端A和B全处于高电平,这时D1、D2都截止,则输出端L的电位基本上与输入端相等,L为高电平。2.“或”逻辑关系和“或”门电
4、路1)“或”逻辑关系2)“或”门电路1)“或”逻辑关系“或”逻辑电路举例2)“或”门电路“或”门电路和符号a)电路b)符号3.“非”逻辑关系和“非”门电路1)“非”逻辑关系2)“非”门电路1)“非”逻辑关系“非”逻辑关系就是输出的状态与输入的状态相反。“非”在逻辑上就是否定的意思。2)“非”门电路“非”门电路和逻辑符号a)电路b)符号4.复合门电路1)与非门2)或非门1)与非门与非门电路和符号a)电路b)符号2)或非门或非门电路和符号a)电路b)符号1.TTL集成门电路2.集成门电路的主要参数3.CMOS门电
5、路4.TTL门与CMOS门之间的互连三、集成门电路1.TTL集成门电路1)TTL与非门的组成2)工作原理TTL与非门电路和逻辑符号a)电路图b)逻辑符号1)TTL与非门的组成(1)输入级(2)中间级(3)输出级2)工作原理(1)当输入信号A、B、C中至少有一个为低电平时,低电平所对应的PN结导通,T1的基极电位被固定在1V上,由于T1的集电结经T2基极发射结R3搭铁,所以1V的基极电位无法使集电结导通。(2)当输入信号全部为高电平时,电源经R1、T1集电结向T2、T5基极提供电流,T2、T5发射结导通后,
6、T4处于截止状态。2.集成门电路的主要参数(1)输入高电平电压UIH(2)输入低电平电压UIL(3)输出高电平电压UOH(4)输出低电平电压UOL(5)噪声容限UN(6)输入高电平电流IIH(7)输入低电平电流IIL(8)输出短路电流IOS(9)每个门的静态功耗PS(10)扇出系数(11)传输延迟时间(12)工作温度范围TA和储存温度范围TS传输延迟时间的定义3.CMOS门电路1)CMOS反相器2)CMOS传输门和模拟开关3)门电路使用注意事项1)CMOS反相器(1)电路的组成(2)工作原理(1)电路的组成C
7、OMS反相器(2)工作原理如果要使电路中的绝缘栅型场效应管形成导电沟道,T1的栅源电压必须大于开启电压的值,T2的栅源电压必须低于开启电压的值,所以,为使电路正常工作,电源电压UDD必须大于两管开启电压的绝对值之和。2)CMOS传输门和模拟开关CMOS传输门CMOS双向模拟开关的电路图和逻辑符号CD4066引脚和内部结构图3)门电路使用注意事项(1)电源电压应根据门电路参数的要求选定。(2)输入信号电压的选择。(3)具有图腾柱结构的TTL门输出端,不允许并联使用。(4)焊接时应选用45W以下的电烙铁,最好用中
8、性焊剂,所用设备应搭铁良好。(5)电路的输出端接容性负载时,应在电容之前接限流电阻,避免出现在开机的瞬间,较大的冲击电流烧坏电路。(6)TTL门输入端口为“与”逻辑关系时,多余的输入端可以悬空、接高电平或并联接到一个已被使用的输入端上(7)具有“与”逻辑端口的CMOS门多余的输入端应接UDD或高电平,具有“或”逻辑端口的CMOS门多余的输入端应接UDD或低电平。4.TTL门与CMOS门之间的互连1)
此文档下载收益归作者所有