资源描述：
《简易数字频率计(课程设计)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、陕西国防学院电子工程系毕业论文课程设计论文题目数字频率计专业电子信息工程技术班级信息3053班姓名学号号指导教师马艳阳二○〇八年四月陕西国防工业职业技术学院电子工程系1陕西国防学院电子工程系毕业论文毕业设计任务书专业:电子信息工程技术班级:信息xxx学生签名:一、设计题目数字时钟二、设计内容要求和技术参数（1）有“时”“分”“秒”十进制显示（2）计时以24小时为周期（或者以12小时为周期，但是必须分上下午显示）（3）具有校正时间电路，对当前时间进行校正（4）选做：①走时过程中能按预设的定时时间（精确到小时）启动闹钟产生闹铃，同时闹铃时间持续3秒②整点报
2、时，在59分59秒时输出1000Hz信号，音响持续1秒，在1000Hz信号音响结束时刻为整点。三、设计应完成的技术资料（1）写出设计过程（包括原理、方案）（2）画出完整的电路原理图，并描述各部分的功能（3）简述调试的过程（4）列出设计和调试过程中出现的问题及解决方案（5）写出此次设计的心得体会四、设计考核的主要知识与技能本课题是数字技术与模拟技术混合的综合性课题，主要考核《数字电路》与《模拟电路》的基本知识和应用能力。五、设计时间:2008年2月25日至2008年4月18日六、指导教师签名:马艳阳毕业设计进度表和平时考核次周任务阶段名称及主要内容检查日
3、期检查结果2陕西国防学院电子工程系毕业论文学生签名:班级:信息班平时成绩:指导教师签名:马艳阳2008年4月指导教师评语和评分意见学生姓名:3陕西国防学院电子工程系毕业论文评语:评分:指导教师签名:年月日毕业答辩考核和毕业设计成绩学生姓名:1.答辩评语:4陕西国防学院电子工程系毕业论文评分:2.毕业设计成绩:根据学生平时表现、指导教师评语意见，经答辩小组考核，综合评定该生毕业设计成绩为。答辩小组：组长签名：组员签名：年月日5陕西国防学院电子工程系毕业论文摘要在本文中，我主要学习了电子感应开关的电路设计，运算，校正，本文介绍了电子感应开关的原理及应用。数
4、字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。根据数字频率计的基本原理，本文设计方案的基本思想是分为五个模块来实现其功能，即整个数字频率计系统分为分频模块、防抖电路、计数模块、锁存器模块和显示模块等几个单元，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、位选电路、段选电路、显示电路等。而且，本设计方案还要求，被测
5、输入信号的频率范围自动切换量程，控制小数点显示位置，并以十进制形式显示。能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。AbstractThedigitalcymometerisakindofbasicmeasuringinstrument.Itiswidelyusedinsuchfieldsasthespaceflight,electron,observingandcontrolling,etc..Basicmeasurementofitprinc
6、iple,isitexaminesignaladoptthegatetogetherwithstandardsignaltoletatfirst,thenumberofthesignalpulsethatthencountthroughthecounter,latchwiththelatchtheresultofcountingwithinstandardtime,usedecipherdisplayfinally,numbershowisitisitcomeouttoshowtoinchargeofwithLEDresultthatlatch.Acc
7、ordingtodigitalbasicprincipleofcymometer,basicthought,thistextofdesignplantodivideintofivepiecesofmodulerealizehisfunction,namelywholedigitalcymometersystemdivideintofrequencydivisionmodule,isittremblecircuit,countmodule,latchmoduleandshowsuchseveralunitsasmodule,etc.todefend,ca
8、rryonprogrammingwithVHDLtoitseparately,realizeg
