主板系统结构与故障维修B

《主板系统结构与故障维修B》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、4.3.2主板时钟电路1.主板时钟信号时钟信号的主要作用是同步。时钟信号由晶振和时钟发生器芯片组成。系统时钟（CLK）频率为14.318MHz提供CPU外部工作频率；提供外设和总线所需要的多种时钟信号。实时时钟（RTC）频率为32.768kHz网卡时钟频率为25.000MHz4.3.2主板时钟电路2．主板钟频率的类型主板上的多个晶振：集成电路的工作频率不同，需要不同频率的晶振。各种不同速率的总线，它们的时钟频率也不同。晶振产生的是高频脉冲信号，如果传输距离过长，会导致信号衰减，而且会受到其他电路的干扰。大部分时钟信号由系统时钟信号发生器提供

2、；实时时钟，网络时钟，音频时钟等，则由单独的晶振提供。4.3.2主板时钟电路（1）系统时钟（CLK）时钟发生电路采用14.318MHz的晶振，再利用时钟电路芯片将晶振输入的信号调整到一个基准频率（如100MHz），然后根据要求，利用分频电路（除法电路）或倍频电路（乘法电路），将频率调整到需要的频率后输出。4.3.2主板时钟电路系统时钟发生电路时钟芯片晶振4.3.2主板时钟电路主板时钟电路系统时钟电路4.3.2主板时钟电路（2）实时时钟（RTC）实时时钟的晶振频率为32.768kHz；RTC与南桥芯片连接；RTC主要用于显示精确的时间和日期。

3、实时时钟与系统时钟采用了不同的晶振，因此它们之间不会相互影响。实时时钟晶振4.3.2主板时钟电路（3）声卡时钟声卡的时钟频率为24.576MHz；大部分集成声卡的时钟由系统时钟芯片提供；部分高档集成声卡有晶振提供。无晶振声卡(CK505芯片提供时钟)有晶振声卡4.3.2主板时钟电路（4）网络时钟网卡时钟频率为25.000MHz。晶振网络芯片4.3.2主板时钟电路3．系统时钟设计标准时钟信号设计规范Intel公司制定的频率合成器设计指南有：CK97、CK410、CK505等。4.3.2主板时钟电路CK505时钟系统4.3.2主板时钟电路CK5

4、05系统时钟系统CK505时钟芯片：如IDTICS9LPR436差分时钟线南桥晶振4.3.3主板开机电路1.开/关机电路设计方案(1)由门电路组成；(2)由南桥芯片组成；(3)由南桥芯片和SIO芯片组成；(4)由开机复位芯片组成等。4.3.3主板开机电路2.开机电路工作条件(1)提供电源(由ATX电源5VSB提供)；(2)时钟信号(南桥实时时钟电路提供)；(3)复位信号(主机电源按键、南桥芯片提供)具备以上条件后，开机电路就可以工作了。4.3.3主板开机电路开机电路原理4.3.3主板开机电路3．关机状态市电通电后（未开计算机）；ATX电源1

5、6脚输出＋5V电压；电源其他针脚没有电压输出；电源第9脚输出待机电压5VSB；待机电压一路为南桥芯片供电，另一路为CMOS电路供电；实时时钟向南桥提供时钟频率信号。4.3.3主板开机电路4．开机启动过程用户按下主机电源开关；当松开开机按键时，SIO芯片内部电路被触发；SIO芯片向南桥芯片输出电源好(PWRON#)信号；南桥芯片触发控制三极管；控制三极管导通，ATX电源第16脚电压触发；ATX电源开始工作，向主板输出直流电压；主板进入启动状态。4.3.3主板开机电路5．关机过程主机工作状态下，按下主机开关时；松开主机开关时，SIO芯片内部电路

6、再次触发；SIO向南桥芯片发送高电平信号；触发电路向控制三极管输出低电平；控制三极管截止；ATX电源16脚电压变为＋5V；ATX电源停止工作；主板处于停机状态。4.3.3主板开机电路【补充】X38主板上电序列4.4总线与接口技术4.4.1总线的类型与带宽1.总线的基本类型定义：总线是多个部件之间的公共信号通道，用于在各个部件之间传输信息。总线的类型：内部总线：集成电路芯片内部单元之间的互连；系统总线：各种芯片之间的互连；外设总线：计算机与外部设备的互连。4.4.1总线的类型与带宽2.总线的带宽模拟通信：总线带宽指通信频率之差，单位Hz。数字

7、通信：带宽指数据传输速率。单位：B/s；b/s；T/s；Hz。讨论：为什么总线带宽单位如此混乱？4.4.1总线的类型与带宽3．并行总线组成并行总线功能组：数据总线地址总线控制总线电源线地线不是所有总线都有以上5个功能组，一些并行总线将数据总线和地址总线进行复用，以降低产品成本。并行总线类型：FSB（前端总线），HT总线，内存总线，PCI总线等。4.4.1总线的类型与带宽4．并行总线带宽主要技术参数：总线位宽：总线一次可以传输数据的比特位，帮我bit。总线频率：总线数据传输的频率，单位Hz。总线带宽：总线上传输数据的总量。总线仲裁；总线操作。

8、并行总线带宽＝（总线位宽×总线数据传输频率）÷8bit4.4.1总线的类型与带宽并行总线带宽计算；并行总线带宽＝（总线位宽×总线时钟频率×每个时钟周期传输数据的次数/）÷8bit