有关于无铅化电子组装的知识

有关于无铅化电子组装的知识

ID:39200043

大小:2.77 MB

页数:36页

时间:2019-06-27

有关于无铅化电子组装的知识_第1页
有关于无铅化电子组装的知识_第2页
有关于无铅化电子组装的知识_第3页
有关于无铅化电子组装的知识_第4页
有关于无铅化电子组装的知识_第5页
资源描述:

《有关于无铅化电子组装的知识》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、有关于无铅化电子组装的知识步步高通信设备有限公司吉圣平一、无铅化电子组装焊点可靠性的问题1.0晶须问题晶须是指从金属表面生长出的细丝状单晶,通常发现于是厚度很小(0.5-5.0微米)的金属沉积层表面,典型的晶须直径为1-5微米,长度1-500微米。迄今为止在电子行业发现9种晶须形状,针状细长晶须最有可能导致短路,引发灾难的可靠性问题.1.1Sn晶须形成与生长的理论目前还没有形成统一的认识,总体而言分为两个流派:A:Sn晶须形成与生长的驱动力为应力梯度,也就是说,表面镀层的某些晶粒受到周围的正向应力梯度场的作用,该晶粒承受压力而导

2、致晶须从该晶粒形成与生长,应力梯度来自于Cu-Sn金属间化合物的形成或者是镀层材料与基体材料的热膨胀系数不匹配,在随温度载荷导致的热应力.B:Sn晶须的形成与生长与再结晶密不可分。也就是说在内部位错微应力场和环境温度作用下,某些晶粒发生再结晶,而再结晶晶粒与周围晶粒在自由能方面的不匹配导致整修系统向自由最小化方向演化,晶须的形成与生长就是这个最小过程的自然产物。1.2晶须生长的可能性尽管不同的试验结果之间略有矛盾,但可以肯定是:①所有无铅化表面镀层,包括Sn、Sn-Ag,Sn-Bi均有可能生长Sn晶须,其中Sn镀层的晶须生长问题

3、最为严重。②在纯Sn镀层方面,光亮镀Sn的晶须问题大超过非光滑镀Sn层,这两种镀SN层的差别为:非光滑层:C含量0.005-0.05%,晶粒尺寸:1-5微米;光亮层:C含量0.2-0.4%,晶粒尺寸:0.5-0.8微米。Sn-0.7Cu无铅焊料不存在晶须问题121oC,100%RH,192h老化试验后(美国Motorola公司提供)相比之下,Sn-Pb焊料存在晶须问题121oC,100%RH,192h老化试验后(美国Motorola公司提供)1.4Sn晶须生长的加试验方法2003年,NEMI正式向工业界推荐三种Sn晶须加须试验方

4、法:①50℃下老化②85℃下老化③-55-85℃的温度循环.而SonY公司在其内部SS-00254中规总晶须加连试验方法,并且规定了晶须的长度小于50微米。A:温度循环不经历预先处理-35℃30min;125℃30min500次循环B:潮热试验:不经历预先处理85℃,85%RH500H目前日本电子信息技术产业协会JEITA和全美电子制造商协会NEMI、Soldertec等三方已经认可的锡晶须试验条件包括如下3个:(1)高温高湿试验(温度为+60℃,湿度为93±2~3%)、(2)耐热冲击试验(温度在-55℃或-40℃~85℃之间进

5、行变化。不过,升温方式和高温或低温下的温度保持时间将于日后再行探讨)、(3)室温下放置试验(放置在20℃~25℃或15℃~35℃等室温条件下)。在2004年向IEC提交草案以前将对这3个条件以外的其他详细条件进行探讨。二种试验方法择其一,但行业界推荐温度循环的观点居多,认为温度循环试验的结果,比较接近实际值。抑制Sn晶须生长的方法。1.5.1热处理:表面镀层的热层的热处理可分三种:退火(在电镀24小时内进行1小时的150°C处理)、熔化、回流,后两者在根本上是一致的,即将镀层熔化再凝固,不同的是熔化是浸在温度略高于镀层材料熔点的

6、油中,而回流则是与回流焊类似,其中退火是常用的方法。1.5.2中间镀层:对于Sn表面镀层面言,最常用的中间镀层材料为Ni。中间镀层的作用,①提交表面镀层的耐磨的能力,②作为基板材料与表面材料之间的扩散阻挡层,铜层上镀镍,镍起到阻挡作用,锡铜不能直接反应,产生金属间化合物,镍层厚度至少在1.3-2微米以上,锡要在1.5微米之上.镍底层的出现并不能保证不长晶须.电镀镍仅仅延迟了锡须的生长.③改变表面镀层内部的应力状态。Ni----1微米Sn---10微米1.5.3镀层合金化有利于锡须的减少镀层合金化是指最终形成的镀层并非纯锡,而是

7、有其它一些金属元素,如Ag、Bi、Cu、Fe、Zn等。历史上锡中加入10%左右的铅一直被作为抑制锡晶须的有效方法。无铅焊料中添加3%的Bi,会减少锡须的生长.但会造成焊点龟裂.1.5.4采用暗锡(非光亮)1.5.5大晶粒镀层有利于降低晶须的生长。晶粒要大于2微米,减少晶粒之间的间隙,同时为铜扩散提供较少的边界。大晶粒开始具有典型零值压应力或较底的压应力,当驱动力(压应力)出现时,与小晶粒相比,锡须也需要更多的能量挤压大晶粒才能生长。1.5.6由于已知薄锡镀层更容易受到晶须生长的影响,美国国家半导体使用最小厚度8micron的锡镀

8、层,而一般的厚度为12micron(微米)。1.5.7碳含量要低一般要求低于0.05%,镀槽中,镀锡层中高碳导致了高的晶格变形,接着导致高的应力,由于碳起着杂质的作用,这一内部应力实际上很可能是压应力.1.5.8焊料中的铜含量要低.一般要低于0.5%,因为铜是加

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。