多核SoC片上互联设计关键技术分析

《多核SoC片上互联设计关键技术分析》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、ResearchonKeyTechnologyinDesignofOn-ChipInterconnectioninMulti-ProcessorSoCADissertationSubmittedtoXidianUniversityinCandidacyfortheDegreeofMasterinMaterialScienceByLiChaoXi’An,P.R.ChinaJanuary2013独创性（或创新性）声明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢

2、中所罗列的内容以外，论文中不包含其它人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切相关责任。本人签名：日期关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文（与学位论文相关）工作成果时署名单位仍然为西安电子科

3、技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。（保密的论文在解密后遵守此规定）本学位论文属于保密，在年解密后适用本授权书。本人签名：日期导师签名：日期摘要摘要在集成电路工艺水平和上市时间（TTM）的双重驱动下，基于IP核复用的片上系统（System-on-Chip）设计方法学登上历史舞台，而且一块芯片上集成的IP核数目也在成倍的增加。而集成IP核数目的增加也必然会带来一个关键问题，那就是如何让如此多的IP核在保证不牺牲系统性能的

4、情况下能够正确无误的进行数据通信。因此，如何设计低成本、高性能、高并行性、低延迟和可扩展的片上互联（On-ChipInterconnection）成为当前多核SoC设计中的核心技术之一。本文针对西安电子科技大学自主研发的第二代网络处理器异构多核结构设计了一种高带宽，兼具并行性和可扩展性的高性能片上互联总线。该总线采用数据总线和命令总线相分离的整体架构，选用多重仲裁算法的仲裁策略并且采用流水线架构的全局仲裁器，使整个系统中除了数据传输以外的额外开销大大降低，大大提高整体总线的可利用率，仲裁延迟仅仅二个时钟周期。XDNP2

5、.0同时采用并行的整体互联架构，全双工的工作模式，FIFO缓存的排队仲裁策略使系统的整体吞吐量大大提高，在250MHz的运行频率下，它可以提供高达46.875Gbps的理论带宽。本文采用基于SystemVerilog验证语言的分层验证平台，采用基于断言和覆盖率驱动的验证策略，用Modelsim10.0SE仿真工具分别对XDNP2.0片上互联RTL代码的命令层总线和数据层总线进行了功能验证。分别对数据层总线和命令层总线的功能覆盖率、断言覆盖率以及代码覆盖率进行了统计分析，并达到了最终的覆盖率收敛。本文最后对XDNP2.0

6、片上互联包括吞吐率、仲裁延迟和数据传输延迟在内的总线性能进行了统计和分析，利用DesignCompiler在SMIC130nm工艺下对XDNP2.0片上互联RTL代码进行了综合，报告显示其工作频率可达333MHZ，可提供的理论带宽高达62.4Gbps。关键词：网络处理器多核SoC片上互联覆盖率驱动断言AbstractAbstractDrivenbythepowerofbothIntegratedCircuitmanufacturingtechnologyandtime-to-market,IPcore-basedSoC

7、designmethodologyhascomeontothestage,andthenumberofIPcoresintegratedonasinglechipisincreasingdramatically.ThesharpincreaseintheintegrationdensitylevelofSoChasraisedakeyquestion,namely,howtocorrectlycoordinatethedataexchangeamongthoseIPswithoutthecompromiseofsyst

8、emperformance.Therefore,designingon-chipinterconnectionwithlowcost,highperformance,goodparallelism,lowlatencyandscalabilityhasbecomeoneofthekeytechnologiesinSoCdesign