四路数字抢答器数电课程设计

四路数字抢答器数电课程设计

ID:39126622

大小:1.10 MB

页数:10页

时间:2019-06-25

四路数字抢答器数电课程设计_第1页
四路数字抢答器数电课程设计_第2页
四路数字抢答器数电课程设计_第3页
四路数字抢答器数电课程设计_第4页
四路数字抢答器数电课程设计_第5页
资源描述:

《四路数字抢答器数电课程设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、课程设计成果说明书题目:四路数字抢答器设计学生姓名:***学号:*********院系:船舶与海洋工程学院班级:A14电气1班指导教师:沈晓群浙江海洋学院教务处2016年06月09日10目录论文封面………………………………………………1目录……………………………………………………2一、摘要………………………………………………3二、总体方案的设计与实现…………………………3三、单元电路的设计…………………………………43.1、倒计时模块…………………………………43.2、脉冲产生模块………………………………53.3、抢答模块……………………………………

2、63.4、小灯模块……………………………………7四、四路数字抢答器总电路图………………………8五、元件清单…………………………………………8六、设计心得与体会…………………………………9七、参考文献…………………………………………910一、摘要很多智力竞赛等的电视节目常常会用到抢答器来判断哪支参赛队伍抢先获得回答机会,从而引发众多节目效果。而本次课程设计,便是以此为原型设计四路数字抢答器。由主持人(HOST)控制抢答开始与重置复位按钮,而四支参赛选手(TEAM)分别控制其一个按钮在抢答开始后进行抢答。整个设计电路通过倒计时模块,脉冲产生模块,抢答模块

3、,以及小灯模块组成,倒计时模块核心芯片为74HC190同步BCD码可逆计数器,使用两块74HC190来实现两位倒计时,再从数码管显示。脉冲产生模块利用555定时器产生稳定需要脉冲。抢答模块通过74HC175四输入D触发器以及一系列门电路实现抢答控制。二、总体方案的设计与实现四路数字抢答器由四个基本模块组成:倒计时模块、脉冲产生模块、抢答模块和小灯模块。其原理框图如下:10由原理框图:首先开始抢答时,主持人必须先将开始/复位开关打到开始处,且同时保证选手抢答开关未按下。然后由555定时器组成的脉冲产生模块电路为倒计时模块电路提供稳定的1Hz频率的方波脉

4、冲信号,开始倒计时时,由预置的20s开始倒计时,两片74HC190计数器开始工作,并输出相应数码信号至两个4位数码管显示。在此时间内,选手可按抢答开关抢答,此时控制小灯绿灯亮红灯灭。选手抢答最先按下开关,将送入锁存器一个高电平信号,再通过众多门电路编码转换,并且反馈锁存信号,送入4位数码管显示抢答的组号(1.2.3.4)(无人抢答时显示为0),同时送入一个电平信号至倒计时模块中断倒计时,再送入小灯模块信号使绿灯灭红灯亮;若无人抢答,倒计时为零时由计数器借位端输出电平信号返回控制计数器使能端中断计数,并输入小灯模块,是红灯亮绿灯亮。当显示绿灯灭红灯亮,

5、抢答有效,倒计时模块显示剩余时间,抢答模块显示抢答组号。直至主持人将开始/复位开关打至复位处,倒计时模块时间复位至20s,抢答器模块显示清零,复位抢答开关后即可再次进行下一轮抢答。一、单元电路的设计3.1、倒计时模块模块电路图:该模块由两块74HC190同步BCD码可逆计数器,一块74HC08两输入与门,两块4位数码管以及一个开关组成。74HC190同步BCD码可逆计数器功能表如下:预置(PL)使能(E)逆正判断(D/U)时钟脉冲(CLK)功能HLL↑正计数HLH↑倒计数LXXX预置数HHXX保持由表可见:①当预置(PL)端为低电平时,计数器不工作,

6、输出预置数;②当使能(E)端为高电平时,计数器不工作,保持前一状态;10③当逆正判断(D/U)端为高电平时,计数器倒计数工作;为低电平时,计数器正计数工作;因而,利用74HC190芯片的倒计数功能,可实现20s倒计时。U1作为十位数输出,U2作为个位数输出。首先十位数预置2(二进制为0010),则相应D0-D3端口分别对应为:D0-0,D1-1,D2-0,D3-0(其中1即接入+5V电源输入高电平,0即接地作低电平);同理个位数预置0(二进制为0000)即可。另外,U2的RCO端口接入U1的使能端口,使得当个位数为零时,RCO端口输出低电平,触发U1

7、倒计时工作。逆正判断(D/U)端接高电平,使计数器倒计时工作。而两个芯片的预置(PL)端接出共接进一开关作整个电路的开始/复位开关,其原理为,当打到复位端,两芯片PL接地,输出预置数即20;当打到开始端,两芯片PL接+5V电源,计数器开始倒计时工作。为实现计数器倒计时为零自动停止,将两芯片TC端接入与门,判断当两芯片TC均输出高电平,则输出高电平,即均产生借位信号,送入U2使能端使其保持;此外输出还与抢答端输出结合一起送入U2使能端,即实现产生有效抢答即保持(中断计数)(详细于小灯模块叙述)。3.2脉冲产生模块模块电路图:该模块由一个555定时器,两

8、个电容,两个电阻构成,从而达到输出1Hz脉冲信号。采用555定时器构成的多谐振荡器,使其产生需要的1Hz方波

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。