数字电路课程设计:自动洗衣机设计

数字电路课程设计:自动洗衣机设计

ID:39004196

大小:222.00 KB

页数:20页

时间:2019-06-23

数字电路课程设计:自动洗衣机设计_第1页
数字电路课程设计:自动洗衣机设计_第2页
数字电路课程设计:自动洗衣机设计_第3页
数字电路课程设计:自动洗衣机设计_第4页
数字电路课程设计:自动洗衣机设计_第5页
资源描述:

《数字电路课程设计:自动洗衣机设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、课程设计报告课题:洗衣机报告人:周宜行20080711127同组成员:岳培豪望开新王博泽课设时间:12月06日-12月19日功能:1、实现自动洗衣机主要功能的状态模拟。状态包括复位,等待,设定洗涤时间,注水,洗涤,放水,甩干和结束;2、在复位后可以选择设时洗涤、按默认时间洗涤与直接甩干三种模式;3、工作时显示洗涤的剩余时间和正在执行的步骤标号;4、故障模拟时,能够自动结束运行并鸣响提醒,直到故障信号结束;5、正常运行流程结束时,有2秒的鸣响;6、在洗涤过程中,实现正转3秒,暂停1秒,反转2秒的循环工作模拟。主要功能模块:1、主模块V

2、HDL2.Vhd。主要实现对输入信号的处理,各工作状态的模拟和运行,给各分模块以简单的命令;2、模块VHDL3.Vhd。实现将板上的键盘变为16个按键,作为输入信号给主模块;3、模块VHDL4.Vhd。实现在LCD上按格式显示数码与特殊字母;4、模块VHDL5.Vhd。规定蜂鸣器的鸣响频率。程序:--模块VHDL3.VhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;entityPADTOKEYisport(CPIN,R:INSTD_LOG

3、IC;Y:OUTSTD_LOGIC_VECTOR(15DOWNTO0);ICOL:INSTD_LOGIC_VECTOR(3DOWNTO0);OROW:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDENTITY;architectureJGTofPADTOKEYisTYPESTATESIS(S0,S1,S2,S3,S4);SIGNALS:STATES;SIGNALSROW:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALCPCT:INTEGERRANGE0TO255;SIGNALCTDELAY:

4、INTEGERRANGE0TO511;SIGNALCP:STD_LOGIC;BEGINPROCESS(CPIN)BEGINIFCPIN='1'ANDCPIN'EVENTTHENIFCPCT=255THENCPCT<=0;CP<=NOTCP;ELSECPCT<=CPCT+1;ENDIF;ENDIF;ENDPROCESS;PROCESS(CP,R)VARIABLEN:INTEGERRANGE0TO12;BEGINIFR='1'THENS<=S0;Y<="0000000000000000";SROW<="1110";N:=0;ELSIFC

5、P='1'ANDCP'EVENTTHENCASESISWHENS0=>S<=S1;WHENS1=>OROW<=SROW;S<=S2;WHENS2=>S<=S3;CASENISWHEN0=>Y(3DOWNTO0)<=NOTICOL;WHEN4=>Y(7DOWNTO4)<=NOTICOL;WHEN8=>Y(11DOWNTO8)<=NOTICOL;WHEN12=>Y(15DOWNTO12)<=NOTICOL;WHENOTHERS=>NULL;ENDCASE;WHENS3=>IFN=12THENN:=0;S<=S4;CTDELAY<=0;S

6、ROW<="1110";ELSEN:=N+4;S<=S1;SROW<=SROW(2DOWNTO0)&SROW(3);ENDIF;WHENS4=>IFCTDELAY=511THENS<=S1;CTDELAY<=0;ELSECTDELAY<=CTDELAY+1;ENDIF;ENDCASE;ENDIF;ENDPROCESS;ENDJGT;--主模块VHDL2.VhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_

7、ARITH.ALL;ENTITYDKisPORT(CPIN,R,START,START2,SET_TIME,FS_END,GZ,SU,SD,GU,GD:INSTD_LOGIC;SPEAKER,LIGHT,GZLIGHT:OUTSTD_LOGIC;XD_Time,BZ:OUTSTD_LOGIC_VECTOR(7DOWNTO0);ZYDeng:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDENTITY;ARCHITECTUREXYJOFDKISSIGNALCPCT:INTEGERRANGE0TO999999;SIG

8、NALCP,SPEAK:STD_LOGIC;SIGNALZT_N:INTEGERRANGE0TO99;SIGNALZSTime,OMTime,SGTime,FMTime,ZTime,JCTime:STD_LOGIC_VECTOR(11

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。