毕业论文--基于FPGA的竞猜计分器设计与实现

《毕业论文--基于FPGA的竞猜计分器设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、大连东软信息学院本科毕业设计（论文）论文题目：基于FPGA的竞猜计分器设计与实现系所：电子工程系＿＿专业：电子信息工程（集成电路设计与系统方向）学生姓名：＿＿＿＿学生学号：指导教师：＿＿＿＿＿＿＿导师职称：＿＿＿＿＿＿＿讲师完成日期：＿＿＿＿＿2014年4月28日大连东软信息学院DalianNeusoftUniversityofInformation大连东软信息学院毕业设计（论文）摘要基于FPGA的竞猜计分器设计与实现摘要电子产业在人们的生活中发挥着越来越重要的地位，电子技术得到了突飞猛进的发展，各种电子产品的功能、质量也日趋完善

2、。其中，竞猜计分器被广泛地用于竞赛活动。其能够公正、客观的判断出参赛选手操作拨码开关的先后，并锁存优先抢答者的编号通过译码显示电路在发光二极管（LED，light-emittingdiode）数码管上显示，同时其他选手操作无效。并且在比赛中可以使用排序功能对选手的分值进行排序，使选手了解本人所得的成绩在所有选手中所处的水平。在人们的娱乐活动中，竞猜计分器也成为了必不可少的电子设备之一。本次毕业设计主要介绍了以现场可编程门阵列（FPGA，FieldProgrammableGataArray）为基础的数字竞猜器的设计与实现，其设计是根

3、据数字系统由上而下设计和实现的基本流程，包括整体流程图的设计、数据通道和控制单元的设计、并用可综合的VerilogHDL语言实现、经过Modelsim做功能仿真，用QuartusII进行综合布局布线，最终下到FPGA开发板进行验证，并在设计过程中对电路的性能进行不断地优化。本次设计采用FPGA来增强时序的灵活性，由于FPGA的I/O端口资源丰富，可以在此基础上可以改动增加其他功能，因此后期可塑性很强，因为核心是FPGA芯片，外围电路相对简单，因此便于维护而且维护费用相对较低。关键词：FPGA，竞猜计分器，VerilogHDLIV大

4、连东软信息学院毕业设计（论文）AbstractDesignandImplementationofQuizScoreMachineBasedonFPGAAbstractElectronicindustryplaysamoreandmoreimportantroleinpeople'slife,thedevelopmentofelectronictechnologyhasbeengrowingbyleapsandbounds,thefunctionandqualityofallkindsofelectronicproductsarep

5、erfect.Amongthem,thequizscoreindicatoriswidelyusedincompetition.Itcanbefairandobjectivejudgmentcontestant,dialthecodeswitchoperationsuccessively,andtheserialnumberoflatchfirstviesanswerfirstpersonthroughthedecodingdisplaycircuitonthelight-emittingdiode（LED，light-emitt

6、ingdiode）digitaltubedisplay,whileotherplayersoperationisinvalid.Andcanusethesortfunctionofplayersinthegamescoresort,makeunderstandhimselftobetheresultsofalltheplayersofthelevel.Inpeople'sentertainmentactivities,QuizScoreMachinehasbecometheindispensableoneofelectronice

7、quipment.ThisgraduationdesignmainlyintroducedwithFieldProgrammablegateArray(FPGA,FieldProgrammableGataArray)baseddigitalquizmachine,thedesignandimplementationofthedesignisbasedondigitalsystemthebasicprocessoftop-downdesignandimplementation,includingthedesignofthewhole

8、flowchart,datachannelandthedesignofthecontrolunit,withcanVerilogHDLlanguageimplementation,afterModelsimtodosimulation,usingt