第1章 EDA技术概述00996

《第1章 EDA技术概述00996》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术郭旻guomin366@163.com教学目的：了解一类器件，掌握一门设计语言，熟悉一种设计工具。课程安排:48学时（课堂教学32，实验教学16）第1章EDA技术概述电子系统设计的发展趋势电子系统设计的发展主要受以下两个技术的推动：微电子技术——使得硅片单位面积上集成的晶体管数目越来越多。计算机技术——软硬件技术的发展推动EDA技术的发展。EDA(ElectronicDesignAutomation)1.1EDA技术及其发展集成电路设计在不断向超大规模、极低功耗和超高速的方向发展。专用集成电路ASIC（ApplicationSp

2、ecificIntegratedCircuit）的设计成本不断降低，在功能上已能实现单片电子系统SOC(SystemonaChip）的功能。电子系统设计的发展趋势SOC——片上系统SOC是指将一个完整产品的功能集成在一个芯片上或芯片组上。SOC从系统的整体角度出发，以IP(Intellectualproperty)核为基础，以硬件描述语言作为系统功能和结构的描述手段，借助于以计算机为平台的EDA工具进行开发。由于SOC设计能够综合、全盘考虑整个系统的情况，因而可以实现更高的系统性能。SOC的出现是电子系统设计领域内的一场革命，其影响将是深远

3、和广泛的。CPUFLASHRAMUARTGPIOFPGACODECDMACon.LCDCon.CoProcessorPCBSOC：它是指将一个完整产品的各功能集成在一个芯片中，可以包括有CPU、存储器、硬件加速单元（AV处理器、DSP、浮点协处理器等）、通用I/O（GPIO）、UART接口和模数混合电路（放大器、比较器、A/D、D/A、射频电路、锁相环等），甚至延伸到传感器、微机电和微光电单元。（如果把CPU看成是大脑，则SOC就是包括大脑、心脏、眼睛和手的系统。）SOC系统的构建一个重要特性：使用可重用的IP来构建系统。可以缩短产品的开发

4、周期，降低开发的复杂度。可重复利用的IP包括元件库、宏及特殊的专用IP等，如通信接口IP、输入输出接口IP；各家开发商开发的微处理器IP，如ARM公司的RISC架构的ARM核。SOC嵌入式系统就是微处理器的IP再加上一些外围IP整合而成的。1.1EDA技术及其发展KX康芯科技EDA技术发展的三个阶段20世纪70年代MOS工艺CAD概念20世纪80年代CMOS时代出现FPGA20世纪90年代ASIC设计技术EDA技术EDA的广义范围半导体工艺设计自动化可编程器件设计自动化电子系统设计自动化印刷电路板设计自动化仿真与测试、故障诊断自动化形式验证

5、自动化EDA技术的狭义定义以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真、直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。传统设计方法和EDA方法的区别传统设计方法：自下而上（Bottom-up）的设计方法1.设计依赖手工和经验2.设计依赖现有的通用元器件3.设计后

6、期的仿真和调试4.自下而上设计思想的局限5.设计周期长，灵活性差，耗时耗力，效率低传统设计方法和EDA方法的区别EDA设计方法：自上而下（Top-down）的设计方法1.设计方法:基于芯片的2.描述方式：以语言描述为主3.设计手段:计算机自动实现1.2EDA技术实现目标目标：是完成专用集成电路ASIC的设计和实现ASIC就是具有专门用途和特定功能的独立集成电路器件。1.2EDA技术实现目标KX康芯科技1.超大规模可编程逻辑器件FPGA(FieldProgrammableGateArray)CPLD(ComplexProgrammableLo

7、gicDevice)2.半定制或全定制ASIC掩模ASIC门阵列ASIC标准单元ASIC全定制芯片3.混合ASICCPU、RAM、ROM、硬件加法器、乘法器、锁相环1.3硬件描述语言VerilogHDLVHDLVerilogHDLSystemVerilogSystemC1.4其他常用HDLVHDL与Verilog相比，VHDL有下列优势：●语法比Verilog严谨，通过EDA工具自动语法检查，易排除许多设计中的疏忽。●有很好的行为级描述能力和一定的系统级描述能力，而Verilog建模时，行为与系统级抽象及相关描述能力不及VHDL。与Veri

8、log相比，VHDL有下列不足：●VHDL代码较冗长，在相同逻辑功能描述时，Verilog的代码比VHDL少许多。●VHDL对数据类型匹配要求过于严格，初学时会感到不是很方便，编