《片机的内部结构》PPT课件

《《片机的内部结构》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章单片机的内部结构主要内容：3.4单片机的最小系统电路3.5并行端口P0~P3的结构第2章单片机的内部结构本讲重点：1.单片机的最小系统电路2.并行端口P0~P3内部结构3.4单片机的最小系统电路单片机的工作就是执行用户程序、指挥各部分硬件完成既定任务。如果一个单片机芯片没有烧录用户程序，显然它就不能工作。可是，一个烧录了用户程序的单片机芯片，给它上电后就能工作吗？也不能。原因是除了单片机外，单片机能够工作的最小系统电路还包括时钟电路和复位电路。时钟电路为单片机工作提供基本时钟，复位电路用于将单片机内部各电路的状态恢复到初始

2、值。3.4.1单片机时钟电路单片机的时钟信号用来提供单片机内各种微操作的时间基准，时钟电路用于产生单片机工作所需要的时钟信号。MCS-51单片机的时钟信号通常用两种方式得到：内部振荡方式和外部振荡方式。3.4.1单片机时钟电路一、内部振荡方式MCS-51单片机片内有个高增益的反相放大器，其输入端(XTAL1)和输出端(XTAL2)用于外接石英晶体振荡器或陶瓷谐振器和微调电容，构成了稳定的自激振荡器，其发出的脉冲直接送入内部的时钟电路。3.4.1单片机时钟电路电容C1和C2对频率有微调作用，电容值一般取30pF左右，振荡频率范围是

3、1.2~12MHz。通常情况下，使用振荡频率为6MHz或12MHz的晶振，如果系统中使用了单片机的串行口通信，则一般采用振荡频率为11.0592MHz晶振。振荡脉冲信号经过内部时钟发生器进行二分频之后，才可以成为单片机的时钟信号。3.4.1单片机时钟电路二、外部振荡方式在由多片单片机组成的系统中，为了各单片机之间的时钟信号的同步，应当引入惟一的公用外部脉冲信号作为各单片机的振荡脉冲。MCS-51在使用外部振荡脉冲信号时，对HMOS型单片机(如8051)的XTAL2端用来输入外部脉冲信号，XTAL1端接地。对于CHMOS型单片机(

4、如80C51)，外部脉冲信号从XTAL1输入，而XTAL2悬空。3.4.1单片机时钟电路三、时序定时单位CPU的时序是指CPU在执行指令过程中，CPU的控制器所发出的一系列特定的控制信号在时间上的相互关系。时序是用定时单位来说明的。MCS-51单片机的时序定时单位有以下几个：时钟周期、状态周期、机器周期、指令周期。3.4.1单片机时钟电路1.时钟周期。时钟周期(又称为振荡周期)是指振荡器产生1个振荡脉冲信号所用的时间，是振荡频率的倒数。2.状态周期。状态周期是指振荡脉冲信号经过内部时钟电路二分频之后产生的单片机时钟信号的周期(用

5、S表示)。这样1个状态周期S就包含2个时钟周期，前一时钟周期称为P1拍，后一时钟周期称为P2拍。3.4.1单片机时钟电路3.机器周期。机器周期是指CPU完成某一个规定操作所需的时间。MCS-51单片机的一个机器周期包含6个状态，并依次表示为S1~S6，每个状态分为2个节拍。因此1个机器周期包含12个时钟周期(振荡周期)，依次表示为：S1P1，S1P2，S2P1，……，S6P1，S6P2。若采用12MHz的晶体振荡器时，则1个机器周期为1us。3.4.1单片机时钟电路4.指令周期。指令周期是指CPU执行1条指令所需要的时间。MCS

6、-51单片机指令周期根据指令的不同，可以包含有1~4个机器周期。3.4.2单片机复位电路复位是单片机的初始化操作，其主要功能是把PC初始化为0000H，使单片机从0000H单元开始执行程序。除了进入系统的正常初始化之外，当单片机系统在运行出错或操作错误使系统处于死锁状态时，也可按复位健重新启动。单片机复位的条件是：必须使RST复位信号引脚持续24个振荡周期(2个机器周期)以上的高电平。单片机常见的复位电路如图2.7所示。3.4.2单片机复位电路3.4.2单片机复位电路3.5并行I/O端口P0~P3MCS-51系列单片机共有四个8

7、位的并行I/O端口，分别用P0、P1、P2、P3表示。每个I/O口既可以按位操作使用单个引脚，也可以按字节操作使用8个引脚。特殊功能寄存器P0~P3分别是并行I/O端口P0~P3的锁存器。MCS-51系列单片机是把I/O当作一般的特殊功能寄存器使用，不专设端口操作指令，使用方便。3.5并行I/O端口P0~P3一、P0口的结构3.5并行I/O端口P0~P3当P0口作为输出口使用时，内部总线将数据送入锁存器，内部的写脉冲加在锁存器时钟端CP上，锁存数据到Q端及其反向端。经过多路开关MUX，T2反相后正好是内部总线的数据，送到P0口引

8、脚输出。当P0口作为输入口使用时，应区分读引脚和读端口两种情况，所谓读引脚，就是读芯片引脚的状态，这时使用下方的数据缓冲器，由“读引脚”信号把缓冲器打开，把端口引脚上的数据从缓冲器通过内部总线读进来。3.5并行I/O端口P0~P3读端口是指通过上面的缓冲器读锁存