倍频器的仿真设计

《倍频器的仿真设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、Ansoft2004年用户通讯-79-倍频器的仿真设计安叶北京理工大学微波电路实验室100081[摘要]本文简要介绍了倍频器基本理论，并用Ansoft公司的Serenade8.7进行仿真优化晶体管二倍频器，并依据优化结果制作电路板测试，与仿真结果保持了较好的一致性。[关键词]倍频器仿真Serenade1.引言在电子技术领域中，广泛采用频率变换电路――调制，解调，变频，倍频，振荡等。本文主要研究倍频器的设计。所谓倍频器是指能完成输入信号频率倍增功能的的电子设备。VicoswitV0cosnwit×n我们主要利用半导体器件的非线

2、性实现倍频，现在常用的主要有变容管倍频器，阶跃恢复二极管倍频，以及微波晶体管倍频器。2.基本理论2.1倍频器的主要指标1）倍频次数；2）输出频率及带宽；3）输出功率；4）倍频效率；5）频谱纯度。其中频谱纯度是一项重要的指标，通常用杂散电平，谐波电平（－dB）及偏离载频的单边带相位噪声功率谱密度来表示。有关资料已经证明倍频器中的杂散和相噪均按照20lgN变坏。在工程实践中也完全证明了这一点，倍频器的附加相噪并不大。但是应当注意的是，当输入相噪很低时，即输入信噪比很高时，对输入信号处理不当会使相噪变坏。它要求输入信号不应太小。在

3、高次倍频中，输入信号功率太小，使倍频后输出信号太小，影响输出信噪比，也会使相噪变坏。2.2晶体管倍频器常用的晶体管倍频器是利用pn结的非线性电阻产生谐波，即C类放大器输出调谐到N倍的输入频率上。所以这种倍频器单向性好，隔离性好，并有增益。但倍频次数不可太高，一般N小于20左右，30倍以上不太可能。用双极结晶体管倍频器产生C波段以下的输出频率是非常简单的，成本也低，是频率源中常用的电路。3．用Ansoft软件进行设计，仿真3.1设计指标i.基波输出905MHZii.二倍频滤波输出>12mwiii.杂散电平:小于60dBmiv.

4、谐波电平:小于35dBm3.2仿真过程通过性能比较，在本次设计中晶体管选择使用NEC公司的2SC3356，带通滤波器外购，综合考虑性能，尺寸等各个方PartnersInDesign-80-Ansoft2004年用户通讯面的影响，特选择SBP-5R6系列的滤波器,特性如下:CenterBandInsertionRippleVSWRAttenuationPartNumberFrequencyWidthLossininBWinBW(dBc)minFo(MHz)(MHz)BW(dB)max(dB)maxmax(MHz)SBP-5R6

5、-1810BP38M1810Fo±19.03.00.31.555(Fo±150.0)3.2.1电路原理图在Serenade8.7中电路原理图如下：图1晶体管倍频器电路原理图特别应该注意的是：1．适当调整晶体管的偏置电路，使其工作在正确的工作状态。2．注重优化晶体管的输入端和50ohm的匹配，以及晶体管输出端和带通滤波器的匹配。3.2.2输出频谱分析由图2可见，由于在仿真中使用了理想带通滤波器模型，所以谐波抑制的非常理想，而且输出功率>12dB，仿真结果完全满足设计要求。4.实测结果按照优化结果制版，焊接调试，除了个别匹配电阻

6、值有微小改动外，其余电路形式和元件值均和仿真电路一致。测试仪器使用HP公司的8563A频谱分析仪，将焊接完成的电路板置于屏蔽盒中，标准50ohmSMA头连接，得到实测结果如下：PartnersInDesignAnsoft2004年用户通讯-81-由图3可见，二倍频输出功率为12.66dBm,完全满足输出功率的要求.且杂波电平抑制<65dBm，由图4，图5可见基波和三次谐波电平<-37dBm,所以谐波抑制<49dBm,完全满足指标要求，且和仿真结果保持一致。5.结论通过对晶体管二倍频器的仿真以及研制过程，仿真结果和实际测量值比

7、较吻合，我们可以得出这样的结果：在倍频器的设计上采用Serenade8.7电路仿真设计软件，具有高精度的仿真功能，成为微波产品设计人员得力的助手。6．参考文献[1]费元春《固态倍频》[2].Ansoft使用手册[3].Ansoft用户通讯PartnersInDesign