飞思卡尔MC9S12普通IO口

飞思卡尔MC9S12普通IO口

ID:38923563

大小:1.20 MB

页数:12页

时间:2019-06-21

飞思卡尔MC9S12普通IO口_第1页
飞思卡尔MC9S12普通IO口_第2页
飞思卡尔MC9S12普通IO口_第3页
飞思卡尔MC9S12普通IO口_第4页
飞思卡尔MC9S12普通IO口_第5页
资源描述:

《飞思卡尔MC9S12普通IO口》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、S12的输入/输入端口(I/O口)I/O端口功能可设置为通用I/O口、驱动、内部上拉/下拉、中断输入等功能。设置I/O口工作方式的寄存器有:DDR、IO、RDR、PE、IE和PS。DDR:设定I/O口的数据方向。IO:设定输出电平的高低。RDR:选择I/O口的驱动能力。PE:选择上拉/下拉。IE:允许或禁止端口中断。PS:1、中断允许位置位时,选择上升沿/下降沿触发中断;2、中断禁止时且PE有效时,用于选择上拉还是下拉。I/O端口设置1、A口、B口、E口寄存器(1)数据方向寄存器DDRA、DDRB、DDREDDRA、DD

2、RB、DDRE均为8位寄存器,复位后其值均为0。当DDRA=0、DDRB=0、DDRE=0时A口、B口和E口均为输入口。否则,A口、B口、E口为输出口。当DDRA、DDRB、DDRE的任何一位置1时,则该位对应的引脚被设置为输出。例如,将A口设置为输出口,则其C语言程序的语句为:DDRA=0xff;(2)A口、B口、E口上拉控制寄存器PUCRPUCR为8位寄存器,复位后的值为0。当PUPAE、PUPBE、PUPEE被设置为1时,A口、B口、E口具有内部上拉功能;为0时,上拉无效。当A口、B口、E口为地址/数据总线时,PU

3、PAE和PUPBE无效。(3)A口、B口、E口降功率驱动控制寄存器RDRIVRDRIV为8位寄存器,复位后的值为0,此时,A口、B口、E口驱动保持全功率;当RDPA、RDPB、RDPE为1时,A口、B口、E口输出引脚的驱动功率下降(4)数据寄存器PORTA、PORTB、PORTEPORTA、PORTB、PORTE均为8位寄存器,复位后的值为0,端口引脚输出低电平;要使引脚输出高电平,相应端口对应位应该置1。由于PE0是/XIRQ、PE1是IRQ,因此,PE0和PE1只能设置为输入。2、H口寄存器(1)H口I/O寄存器PT

4、H任意时间读/写。当某一引脚对就的数据方向位设置为1时,读操作返回的是这个端口寄存器的值;否则,读的是引脚的值。(2)端口H输入寄存器PTIH只可读,不可写。读该寄存器返回的是引脚状态。该寄存器可检测相应引脚的输出是否过载或短路。(3)数据方向寄存器DDRH(4)端口H降功率驱动寄存器RDRH(5)端口H拉动装置使能寄存器PERH任意时间读/写。如果端口H是输入口,该寄存器将配置被激活的上拉或下拉装置。当PERH某一位为1时,对应装备上拉或下拉使能。当PERH某一位为0时,对应装备上拉或下拉禁止。(6)端口H极性选择寄存

5、器PPSH任意时间读/写。该寄存器有两个作用:选择激活的中断边沿的极性;选择上拉或下拉。当PPSH某一位为1时,H口对应引脚信号上升沿将使PIFH寄存器中相应位置位;当PERH对应位置1且端口定义为输入口时,引脚和下拉装置连接。当PPSH某一位为0时,H口对应引脚信号下降沿将使PIFH寄存器中相应位置位;当PERH对应位置1且端口定义为输入口时,引脚和上拉装置连接。(7)H口中断使能寄存器PIEH任意时间读/写。PIEH寄存器可设置端口H相应引脚的外部中断边沿使能或禁止。PIEH某一位置1时,对应引脚的中断使能。PIEH

6、某一位置0时,对应引脚的中断禁止。(8)口中断标志寄存器PIFH任意时间读/写。当对应引脚出现活动的边沿时,PIFH相应位被置1。是上升沿或下降沿,由PPSH寄存器相应位的状态决定。为了清除标志位,向PIFH对应位写“1”。写“0”无效。3、J口寄存器(1)J口I/O寄存器PTJ任意时间读/写。当数据方向寄存器对应位置1时,读PTJ将返回PTJ中的值;否则读返回对应引脚的值。(2)J口输入寄存器PTIJ只读不写。读该寄存器将返回引脚的值。该寄存器可检测相应引脚的输出是否过载或短路。(3)J口数据方向寄存器DDRJ(4)J

7、口降功率驱动寄存器RDRJ(5)J口拉动装备使能寄存器PERJ(6)J口极性选择寄存器PPSJ任意时间读/写。该寄存器有两个作用:选择激活的中断边沿的极性;选择上拉或下拉。当PPSJ某一位为1时,J口对应引脚信号上升沿将使PIFJ寄存器中相应位置位;当PERJ对应位置1且端口定义为输入口时,引脚和下拉装置连接。当PPSJ某一位为0时,J口对应引脚信号下降沿将使PIFJ寄存器中相应位置位;当PERJ对应位置1且端口定义为输入口时,引脚和上拉装置连接。(7)J口中断使能寄存器PIEJ任意时间读/写。PIEJ寄存器可设置端口J

8、相应引脚的外部中断边沿使能或禁止。PIEJ某一位置1时,对应引脚的中断使能。PIEJ某一位置0时,对应引脚的中断禁止.(8)J口中断标志寄存器PIFJ任意时间读/写。当对应引脚出现活动的边沿时,PIFJ相应位被置1。是上升沿或下降沿,由PPSJ寄存器相应位的状态决定。为了清除标志位,向PIFJ对应位写“1”。写“0”

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。