晶振阻抗匹配

《晶振阻抗匹配》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、[size=133%]n匹配测试是为了确保晶体规格和电路相吻合所进行的。主要有如下内容：1、频率准确度2、负性阻抗3、激励功率4、起振时间    。。。。[size=133%]n这些测试内容根据实际需要的不同，会有一些增加或删减。在设计阶段进行这些测试是最佳的[size=111%]n频率准确度的匹配可以采取两种方式:  1.保持晶体规格不变,改变晶振电路外接电容的容值；  2.保持晶振电路外接电容不变,改变晶体规格。  可以通过以上两种方法使晶振电路的频率准确度达到合格要求，一般取△FL≤5ppm。[size=111%]n有些集成电路

2、会在规格书中给出外接电容的推荐容值，这种情况下通常将外接电容的容值定为所推荐的容值，然后再确定晶体的规格，即选择第2种匹配方式。[size=111%]n匹配过程中要注意如果负载电容太大，晶体有可能不起振（负阻太小），若负载电容过小，可能会因整个回路相位偏移不够而出现不起振或振在泛音频率上的现象，所以要选择一个比较合适的电容值。[size=111%]n把频率信号作为一发射源，用探头靠近但不接触晶体，用频谱仪分析其频率参数，该方法可以避免探头杂散参数的影响。  n测量振荡电路负性阻抗的方法是：将一可调电阻与晶体串联接入电路，调节可调电阻至

3、0ohm，使电路稳定振荡，再慢慢增大可调电阻，至电路停止振荡，记下此时可调电阻的阻值为Vr，则负性阻抗│－R│＝Rs＋Vr（Rs为晶体串联谐振阻抗），要求│－R│＞（5～10）×Rs。负阻的大小将直接导致振荡器的稳定工作与否。n如果负性阻抗不能满足要求，就要将电路外接电容变小，再次测试，直到负性阻抗满足要求为止。将电路外接电容变小的同时也要改变晶体规格，以保证频率准确度的匹配特性。n起振时间在某些功能的电路中同样重要，比如通讯，起振时间过长会导致电路无法工作或工作不稳定。n大的负载电容会产生较长的激活稳定时间，所以可以通过减小负载电容

4、来缩短起振时间。n另外,适当的调整C0等参数,也会对起振时间有影响.