基于FPGA的十进制计数器

《基于FPGA的十进制计数器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验名称：十进制计数器1.实验目的：掌握160计数器的使用及原理。熟悉QuartusII的使用，熟练掌握程序的编译，波形的仿真及下载的过程。2实验内容：编写十进制计数器的程序，并编译，下载到试验箱中查看结果。3.实验方案（程序设计说明）74160是一个4位二进制的计数器，它具有异步清除端与同步清除端。异步清零功能是指只要引脚nRd有效电平到来，无论有无CLK脉冲，输出为‘0’。同步置数功能是指当引脚nLd为有效电平时，计数功能被禁止，在CLK脉冲上升沿作用下D0~D3的数据被置入计数器并呈现在Q0~Q3端。4.实验步

2、骤或程序（经调试后正确的源程序）见附件A5．程序运行结果十进制计数器6．出现的问题及解决方法无实验步骤或程序：十进制计数器程序：libraryieee;useieee.std_logic_1164.all;entitycount10isport(ep,et,clk,nld,nrd:instd_logic;d:instd_logic_vector(3downto0);q:bufferstd_logic_vector(3downto0);c:bufferstd_logic);endcount10;architecture

3、rtlofcount10isbeginprocess(ep,et,clk,nld,nrd,d)beginifep='1'andet='1'thenifnrd='0'thenq<="0000";c<='0';elseifclk'eventandclk='1'thenifnld='0'thenq<=d;elsecaseqiswhen"0000"=>q<="0001";c<='0';when"0001"=>q<="0010";c<='0';when"0010"=>q<="0011";c<='0';when"0011"=>q

4、<="0100";c<='0';when"0100"=>q<="0101";c<='0';when"0101"=>q<="0110";c<='0';when"0110"=>q<="0111";c<='0';when"0111"=>q<="1000";c<='0';when"1000"=>q<="1001";c<='1';whenothers=>q<="0000";c<='0';endcase;endif;elseq<=q;c<=c;endif;endif;elseq<=q;c<=c;endif;endprocess;

5、endrtl;管脚设置：