基于FPGA的十进制计数器

基于FPGA的十进制计数器

ID:38711183

大小:162.00 KB

页数:3页

时间:2019-06-18

基于FPGA的十进制计数器_第1页
基于FPGA的十进制计数器_第2页
基于FPGA的十进制计数器_第3页
资源描述:

《基于FPGA的十进制计数器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验名称:十进制计数器1.实验目的:掌握160计数器的使用及原理。熟悉QuartusII的使用,熟练掌握程序的编译,波形的仿真及下载的过程。2实验内容:编写十进制计数器的程序,并编译,下载到试验箱中查看结果。3.实验方案(程序设计说明)74160是一个4位二进制的计数器,它具有异步清除端与同步清除端。异步清零功能是指只要引脚nRd有效电平到来,无论有无CLK脉冲,输出为‘0’。同步置数功能是指当引脚nLd为有效电平时,计数功能被禁止,在CLK脉冲上升沿作用下D0~D3的数据被置入计数器并呈现在Q0~Q3端。4.实验步

2、骤或程序(经调试后正确的源程序)见附件A5.程序运行结果十进制计数器6.出现的问题及解决方法无实验步骤或程序:十进制计数器程序:libraryieee;useieee.std_logic_1164.all;entitycount10isport(ep,et,clk,nld,nrd:instd_logic;d:instd_logic_vector(3downto0);q:bufferstd_logic_vector(3downto0);c:bufferstd_logic);endcount10;architecture

3、rtlofcount10isbeginprocess(ep,et,clk,nld,nrd,d)beginifep='1'andet='1'thenifnrd='0'thenq<="0000";c<='0';elseifclk'eventandclk='1'thenifnld='0'thenq<=d;elsecaseqiswhen"0000"=>q<="0001";c<='0';when"0001"=>q<="0010";c<='0';when"0010"=>q<="0011";c<='0';when"0011"=>q

4、<="0100";c<='0';when"0100"=>q<="0101";c<='0';when"0101"=>q<="0110";c<='0';when"0110"=>q<="0111";c<='0';when"0111"=>q<="1000";c<='0';when"1000"=>q<="1001";c<='1';whenothers=>q<="0000";c<='0';endcase;endif;elseq<=q;c<=c;endif;endif;elseq<=q;c<=c;endif;endprocess;

5、endrtl;管脚设置:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。