基于CPLD控制的水电机组在线监测系统数据采集卡设计

《基于CPLD控制的水电机组在线监测系统数据采集卡设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于CPLD控制的水电机组在线监测系统数据采集卡设计摘要：本文介绍了一款可实现无限长时段采样的A/D板，该板基于复杂可编程逻辑器件（CPLD）控制的水电机组在线监测系统采集卡设计。采集卡具有多通道、板载CPLD器件EPM7256AEQC208-10和基于ISA总线控制技术的特点。采集卡使用交替存储的控制技术，能够实现对信号的连续采集和存储，以确保发电机组运行过程瞬态特征数据不丢失。关键词：CPLDISA在线监测连续采集SRAM1引言目前国内外一般振动信号在线监测系统的数据采集板大都采用图1模式，国内厂家相应系统一般是确定合适的采样频率，针对水电机组连续采样24周或32周。实际上在线监测系统硬件

2、上应该实现无限长的连续采样功能。因此本文介绍一款专门针对在线监测设计研制的A/D板能够实现无限长的连续采样时段，对突发、瞬时故障信号获取给预硬件技术上的保障。图1一般A/D板构成数据采集系统的时段分配示意图图2在线监测系统专用A/D板无限长数据采集时段示意图由于水电机组设备庞大，结构复杂，诱发故障原因多，且故障停机造成的间接损失大，因此，为实现机组安全可靠运行，对发电机组的振动、摆度、温度、压力等重要的工况参数进行实时监测十分必要。发电机组在运行过程中随时存在大量的瞬态特征数据，这些数据对机组故障原因的分析具有重要意义，因此为了保证状态参量信号中包含的大量重要信息不被丢失，数据采集系统应该具备

3、连续采样和存储的功能。一般发电机组（包括汽轮机和水轮机）的重要特征频率一般都在1kHz以下[1]，本文介绍的数据采集卡单通道最大采样频率为50kHz，能够满足机组监测的一般需求。并且针对不同机组转速不同，特征频率范围不同的特点，采集卡的采样频率分为8个档，可以通过驱动程序由上位机软件灵活设置。板卡具有8个信号采集通道，通过ALTERA公司CPLD器件EPM7256AEQC208-10控制AD采集、通道选取、数据存储、数据读取、中断控制和读写端口等功能，并且完成采集卡ISA总线与上位PC机进行通讯的功能。板卡采用双SRAM交替存储数据，实现了对信号的连续采集和存储的功能。2采集卡原理采集卡的原理

4、如图1所示，其设计思想是：采用两块12bit，最大采样频率200K的A/D芯片，每块A/D芯片负责采集4个通道的信号，通过4选1模拟开关交替选取不同通道轮流采集。采集的数据交替的存储至两片SRAM中，采集完成后发出中断信号，通知计算机总线，由计算机ISA总线选择读取不同SRAM中存储的AD转换后的数字信号。整个过程由CPLD器件控制协调完成。2.1A/D转化A/D转化器是美国ANALOG公司的AD678[2]。它是一种高性能的12bit，200kHz的AD转化器，具有75DB信噪比和0.5DB非线性误差，可以直接转换0V至10V，或-5V至+5V电压信号，可以满足发电机组监测系统的需求。2.2

5、SRAM交替存储机制AD转换的结果一般采用FIFO、双口RAM和SRAM，FIFO、双口RAM的特点是接口方便，特别是双口RAM在实时连续采集系统应用广泛，但是其容量较小，大容量价格比较昂贵，因此，采集卡的数据存储采用价格相对低廉的SRAM。SRAM只有一套地址线和数据线，对其存储和读取的过程是互斥的。为了实现对信号连续采集和存储的功能，采集卡使用交替存储机制，即同一AD芯片使用两块SRAM存储数据，当第一块SRAM存满AD转换的数据后，立刻让AD向第二块SRAM存储数据，这一过程通过CPLD控制锁存器1_1和锁存器1_2完成，与此同时，让计算机总线通过CPLD控制接管第一块SRAM的地址总线

6、和数据总线，如图1所示，通过计算机ISA总线系统读取该SRAM中的数据值并完成上位机显示和画图等功能，这样通过两块SRAM交替存储数据，保证信号在采集存储过程中的连续性和完整性，为事后利用各种方法分析存储的信号，以确定机组运行状态和故障类型提供前提保障。图1基于CPLD控制的发电机组在线监测系统数据采集卡原理图3CPLD控制逻辑设计采集卡数字部分芯片数量多，并且需要控制的信号线、地址总线和数据总线较多，因此选取具有208管腿的CPLD器件EPM7256AEQC208-10控制协调采集卡整个工作过程。该CPLD器件属于Altera公司7000系列，该系列是以第二代多阵列结构为基础，高性能的CMO

7、S器件，其引脚到引脚的时延5ns，计数器工作频率178.6MHz，片内逻辑程序可以重复烧写，方便系统升级。CPLD片内逻辑程序分为：采样频率分档单元、寄存器逻辑控制单元、总线双向读写单元和SRAM交替存储控制单元四大部分组成，每一部分均采用VHDL语言和原理图结合设计的方法实现，最后将四大模块联结成整体程序固化到CPLD芯片内。3.1采样频率分档采样频率分档原理如图2所示，该模块通过控制寄存器5将