交通灯VHDL设计

交通灯VHDL设计

ID:38707816

大小:146.00 KB

页数:16页

时间:2019-06-18

交通灯VHDL设计_第1页
交通灯VHDL设计_第2页
交通灯VHDL设计_第3页
交通灯VHDL设计_第4页
交通灯VHDL设计_第5页
资源描述:

《交通灯VHDL设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、交通灯控制器设计报告一.设计目的.(1)初步学习,运用VHDL(Verilog)语言编写模块程序。(2)巩固课堂所学的组合逻辑电路,时序逻辑电路及其有关的应用,如计数器,分频器等。(3)提高实践及运用意识。二.设计任务及要求.利用EDA/SOPC实验开发平台提供的八位七段管码显示模块以及EP2C35核心板,实现交通灯信号控制器。设交通灯信号控制器用于主干道公路的交叉路口,要求是优先保证主干道的畅通,因此,平时处于“主干道绿灯,支道红灯”状态。(1)当处于“主干道绿灯,支道红灯”状态:①主干道有车要求通行,支道也有车要求通行时,若主干道通行时间大于等于30秒则切换到“主黄,

2、支红”,4秒后自动切换到“主红,支绿”。②主干道无车要求通行,支道有车要求通行时,立即切换到“主黄,支红”,4秒后自动切换到“主红,支绿”。其它情况保持“主绿,支红”状态。(2)当处于“主干道红灯,支道绿灯”状态:①支道有车要求通行时,保持“主红,支绿”状态,但最多保持30秒然后自动切换到“主红,支黄”状态,4秒后自动切换到“主绿,支红”状态。②支道无车要求通行时,立即切换到“主红,支黄”状态,4秒后自动切换到“主绿,支红”状态。(3)利用八位七段管码显示模块其中的2位实现时间显示。(4)扩展要求:自主设计(如改变时间显示方式,丰富控制逻辑等)三.设计原理及方案.1.总体

3、设计框图2.原理概述:(1)由于主干道,支干道的交通灯均在绿,黄,红三种状态之间有顺序的转换,组合共有四种。所以,利用状态机按照设定的条件实现“主绿,支红”、“主黄,支红”、“主红,支绿”、“主红,支黄”4种状态之间的切换。(2)因为红黄绿灯之间转换有时间限制,所以要有计数器,可用七段数码管显示模块,由于时间是两位数,所以只需要八位七段管码显示模块其中的2位实现时间显示。(3)由于实验室提供的基准频率为50MHZ,所以得用分频器得到所需要的频率。四.电路设计及实现.(1)各模块设计程序及模块图:1.1计数器:LIBRARYIEEE;USEIEEE.STD_LOGIC_11

4、64.ALL;ENTITYcounterISPORT(clk:INSTD_LOGIC;reset:instd_logic;图1计数器countNum:BuFFeRINTEGERRANGE0TO64);END;ARCHITECTUREbehaviorOFcounterISBEGINprocess(reset,Clk)BEGINIFReset='1'THENcountNum<=0;ELSIFrising_edge(Clk)THENIFcountNum=64THENcountNum<=0;ELSEcountNum<=countNum+1;ENDIF;ENDIF;ENDPROCE

5、SS;END;(2)七段显示器程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYbcd_dataISPORT(bcd_data:inSTD_LOGIC_VECTOR(3downto0);segout:outSTD_LOGIC_VECTOR(6downto0));END;ARCHITECTUREbehaviorOFbcd_dataISBEGINprocess(bcd_data)BEGINcasebcd_dataiswhen"0000"=>segout<="0111111";when"0001"=>segout<="0000110"

6、;when"0010"=>segout<="1011011";when"0011"=>segout<="1001111";图2显示器when"0100"=>segout<="1100110";when"0101"=>segout<="1101101";when"0110"=>segout<="1111101";when"0111"=>segout<="0000111";when"1000"=>segout<="1111111";when"1001"=>segout<="1101111";whenothers=>null;ENDCASE;ENDPROCESS;END;LIB

7、RARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_unsigned.ALL;ENTITYdtsmISPORT(clk:inSTD_LOGIC;NumA,NumB:inSTD_LOGIC_VECTOR(3downto0);segout1:outSTD_LOGIC_VECTOR(6downto0);led_sel:outSTD_LOGIC_VECTOR(2downto0));ENDdtsm;architecturebhvofdtsmiscomponentbcd_datais

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。