201140410337 张勇 硬件加减法器的设计

《201140410337 张勇 硬件加减法器的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、学号：课程设计题目教学院专业班级姓名指导教师2013年1月20日II课程设计任务书2012～2013学年第1学期学生姓名：专业班级：指导教师：工作部门：一、课程设计题目硬件加减法器的设计二、课程设计内容（含技术指标）1．利用QUARTUS软件设计8位的补码加减法电路。方案一：用原理图设计法设计8位行波进位加减法器。方案二：用原理图设计法设计8位超前进位加法器。方案三：用VHDL设计法设计8位加减法器。2.输入两个8位数据分别存放在A、B寄存器中，通过计算，将结果Y以十进制显示在数码管上，并判断是否产生溢出，用V表示，如果溢出，使蜂鸣器报警。总体框图参考下图：加减法器ABYIN

2、(7~0)LDBLDAVII三、进度安排1.2012年12月29日，课题讲解，布置任务2.2012年12月30日到2013年1月4日，查阅资料，分析、讨论与设计3.2013年1月5日到8日，进行各子模块的设计，并进行调试4.2013年1月9日到10日完成各模块联调，进行测试5.2013年1月11日，成果验收，进行答辩四、基本要求1.能够熟练掌握计算机中补码加法减法的计算方法及溢出判断方法；2.掌握硬件描述语言VHDL及原理图设计方法；3.熟练掌握QuartusII软件平台；4.各小组按模块分工，每人独立完成自己负责的模块；5.合作完成最终的硬件下载及调试；6.独立撰写符合要求

3、的课程设计报告。II目录1课程设计概述41.1课设目的41.2设计任务41.3设计要求42实验原理与环境62.1实验原理62.2实验环境73总体方案设计83.1需求分析83.2硬件设计84详细设计与实现104.1硬件实现105实验过程与调试145.1仿真145.2主要故障与调试165.3功能测试165.4实验流程图186设计总结与心得196.1课设总结196.2课设心得19参考文献21II1课程设计概述1.1课设目的计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。

4、（1）学习从书籍以及实践的经历方面去获取知识加强自我学习的能力，对计算机组成原理更进一步的了解，从而锻炼自己的动手能力实践课本上的知识来加深对知识的掌握。（2）掌握硬件描述语言VHDL及原理图设计方法；掌握QUARTUCII软件平台。（3）培养小组团队间的团结合作精神1.2设计任务加减法器的目的是利用QUARTUS软件设计8位的补码加减法电路，实现八位二进制数的加减运算，通过指示灯亮暗来判断结果，并且用一个信号灯判断是否溢出。具体设计任务如下：1．输入两个8位数据分别存放在A、B寄存器中，通过计算，将结果Y显示在数码管上，并判断是否产生溢出，用V表示，如果溢出，使蜂鸣器报警。

5、2.用原理图设计法设计8位行波进位加减法器。1.3设计要求根据理论课程所学的至少，设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统，具体要求如下：（1）根据课设指导书的要求，制定设计方案。22（1）设计一个八位二进制数的寄存器。（2）设计一个一位二进制数的加减法器。（3）画出自己所涉及加减法器的原理图和器件连接引脚。（4）设计硬件电路，载入试验箱实现功能。221实验原理与环境1.1实验原理运用到数字逻辑与计算机组成原理知识，包括逻辑电路的设计，及加减法器的原理，根据运算的过程得到方程，从而画出原理图。一位全加器的原理为，两

6、个二进制数Ai，Bi和一个进位输入Ci相异或，产生一个和输出Si，以及一个进位输出Ci+1。表中列出一位全加器FA进行加法运算的输入输出真值表2.1。表2.1一位全加器真值表输入输出AiBiCiSiCi+10000010100111001011101110010100110010111根据表所示的真值表，三个输入端和两个输出端可按如下逻辑方程进行联系：Si=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi而八位二进制的加法器则是有这样的二进制加法器串联而成，如图2.2，其中M用高低电压来控制，低电压时M=0，此时做加法（A+B）运算，高电压时M=1，此时做减法[A补+（

7、-B）补]运算，而V控制溢出。22图2.2八位二进制加法器原理图n=81.1实验环境（1）试验台设备EDA试验箱（2）设计开发软件QuartusⅡ221总体方案设计1.1需求分析根据总体结构图我们知道，此图需要两个输入和一个加减法器，这是实验的主体，因此需要两个八位的寄存器和一个八位二进制的加减法器，而八位二进制加减法器可有八个全加器组成而寄存器则用代码程序得到。1.2硬件设计1.2.1总体设计采用的是硬件设计，设计硬件电路，主要设计出寄存器和加法器，实现八位二进制数的运算，其中八位二进制寄存器采用VH