欢迎来到天天文库
浏览记录
ID:38667329
大小:4.87 MB
页数:43页
时间:2019-06-17
《FPGA期末复习大题库题库》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、《FPGA期末复习大题库》班级:电气N132姓名:学号:成绩:1.IP核在EDA技术和开发中具有十分重要的地位;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为__________。AA.软IPB.固IPC.硬IPD.都不是2.综合是EDA设计流程的关键步骤,在下面对综合的描述中,_________是错误的。DA.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;B.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;C.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约
2、束;D.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的(即综合结果是唯一的)。3.大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是__C__。A.FPGA是基于乘积项结构的可编程逻辑器件;B.FPGA是全称为复杂可编程逻辑器件;C.基于SRAM的FPGA器件,在每次上电后必须进行一次配置;D.在Altera公司生产的器件中,MAX7000系列属FPGA结构。4.进程中的变量赋值语句,其变量更新是_________。AA.立即完成;B.按顺序完成;C.在进程的最后完成;D都不
3、对。5.VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述___________。DA.器件外部特性;B.器件的综合约束;C.器件外部特性与内部功能;D.器件的内部功能。6.不完整的IF语句,其综合结果可实现________。AA.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路7.子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);指出下列哪些方法是面积优化_________。B①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A.①③⑤B.②③④C.②⑤⑥
4、D.①④⑥8.下列标识符中,__________是不合法的标识符。BA.State0B.9moonC.Not_Ack_0D.signall9.关于VHDL中的数字,请找出以下数字中最大的一个:__________。AA.2#1111_1110#B.8#276#C.10#170#D.16#E#E110.下列EDA软件中,哪一个不具有逻辑综合功能:________。BA.Max+PlusIIB.ModelSimC.QuartusIID.Synplify11综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,_
5、________是错误的。CA.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;B.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的;C.综合是纯软件的转换过程,与器件硬件结构无关;D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束。12基于EDA软件的FPGA/CPLD设计流程为:原理图/HDL文本输入→________→综合→适配→__________→编程下载→硬件测试。B①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定A.③①B.①②C.④⑤D.④②
6、13下面对利用原理图输入设计方法进行数字电路系统设计,那一种说法是不正确的______。BA原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;B原理图输入设计方法无法对电路进行功能描述;C原理图输入设计方法一般是一种自底向上的设计方法;D原理图输入设计方法也可进行层次化设计。14在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,正确的是_______。AAPROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。B敏感信号参数表中,应列出进程中使用的所有输入信号;C进程由说明部分、结构体
7、部分、和敏感信号参数表三部分组成;D当前进程中声明的信号也可用于其他进程。15嵌套使用IF语句,其综合结果可实现________。AA带优先级且条件相与的逻辑电路;B条件相或的逻辑电路;C三态控制电路;D双向控制电路。16电子系统设计优化,主要考虑提高资源利用率减少功耗----即面积优化,以及提高运行速度----即速度优化;指出下列那种方法不属于速度优化:___________。AA.资源共享B.流水线设计C.寄存器配平D.关键路径法17在一个VHDL设计中idata是一个信号,数据类型为integer,下面哪个赋值语句是不正确的________。DAidata<
8、=16#2
此文档下载收益归作者所有