东北大学秦皇岛分校组成原理课程设计

东北大学秦皇岛分校组成原理课程设计

ID:38645368

大小:586.50 KB

页数:16页

时间:2019-06-17

东北大学秦皇岛分校组成原理课程设计_第1页
东北大学秦皇岛分校组成原理课程设计_第2页
东北大学秦皇岛分校组成原理课程设计_第3页
东北大学秦皇岛分校组成原理课程设计_第4页
东北大学秦皇岛分校组成原理课程设计_第5页
资源描述:

《东北大学秦皇岛分校组成原理课程设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、东北大学秦皇岛分校计工学院计算机组成与结构课程设计指令系统及译码器设计专业名称计算机科学与技术班级学号学生姓名指导教师设计时间【课程设计内容】题目:16位模型机设计-指令系统及译码器设计1、指令系统设计:本次课程设计要设计的指令使第5、19、29、34号指令,要清楚各条指令的功能、指令类型、寻址方式等内容,本次设计用到指令的相关内容如表1所示。表1本次要设计的指令指令编号助记符指令类型功能寻址方式5ADDA,R?算术运算指令将寄存器R?的值加入累加器A中直接寻址19SUBCA,MM算术运算指令从累加器A中减去MM地址的值,减进位直接寻址29

2、MOVA,R?逻辑运算指令将寄存器R?的值送到累加器A中直接寻址34MOV@R?,A逻辑运算指令将累加器A的值送入间址存储器中间接寻址2、模型机硬件设计:题目:模型机硬件设计——主存地址寄存器MAR设计MAR是主存和CPU之间的接口,可以接收由程序计数器(PC)的指令地址或来自运算器的操作数的地址,以确定要访问的单元。3、逻辑电路设计:题目:八进制可逆计数器设计根据计数控制信号的不同,在时钟脉冲作用下,计数器可以进行加1或者减1操作的一种计数器。可逆计数器有一个特殊的控制端,这就是up端。当up='1'时,计数器进行加1操作,当up='0'

3、时,计数器就进行减1操作。【系统设计】1、模型机逻辑框图(整机逻辑框图、芯片引脚及CPU逻辑框图如下图1、图2、图3所示)图1整机逻辑框图图2芯片引脚图3CPU逻辑框图1、指令系统设计指令类型及寻址方式见表1。2、微操作控制信号1、XRD:外部设备读信号,当给出了外设的地址后,输出此信号,从指外设读数据。2、EMWR:程序存储器EM写信号。3、EMRD:程序存储器EM读信号。4、PCOE:将程序计数器PC的值送到地址总线ABUS上(MAR)。5、EMEN:将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD决定是将DBUS数据写到E

4、M中,还是从EM读出数据送到DBUS。6、IREN:将程序存储器EM读出的数据打入指令寄存器IR。7、EINT:中断返回时清除中断响应和中断请求标志,便于下次中断。8、ELP:PC打入允许,与指令寄存器IR3、IR2位结合,控制程序跳转。9、FSTC:进位置1,CY=110、FCLC:进位置0,CY=011、MAREN:将地址总线ABUS上的地址打入地址寄存器MAR。12、MAROE:将地址寄存器MAR的值送到地址总线ABUS上。13、OUTEN:将数据总线DBUS上数据送到输出端口寄存器OUT里。14、STEN:将数据总线DBUS上数据存

5、入堆栈寄存器ST中。15、RRD:读寄存器组R0-R3,寄存器R?的选择由指令的最低两位决定。16、RWR:写寄存器组R0-R3,寄存器R?的选择由指令的最低两位决定。17、CN:决定运算器是否带进位移位,CN=1带进位,CN=0不带进位。18、FEN:将标志位存入ALU内部的标志寄存器。19、WEN:将数据总线DBUS的值打入工作寄存器W中。20、AEN:将数据总线DBUS的值打入累加器A中。21-23:X2~X0:X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。24-26:S2~S0:S2、S1、S0三位组合决定ALU做

6、何种运算。1、指令执行流程编号助记符功能机器码周期总数CT节拍数微操作控制信号0_FATCH_取指令000000XX010T2PC→MARPCOEMARENT1EM→WEMENEMRDWENT0W→IRPC+1->PCIREN5ADDA,R?将寄存器R?的值加入累加器A中000100XX100T4R?->WRRD,X2~X0,WENT3ALU(A+W)->DBUSDBUS->AS2~S0,X2~X0,AEN,CN=0,FEN19SUBCA,EM从累加器A中减去间址存储器的值,带进位010010XX111T7PC->MARPCOE,MAREN

7、T6EM->MARPC+1->PCEMEN,EMRD,MARENT5EM->MAREMEN,EMRD,MARENT4EM->WEMEN,EMRD,WENT3ALU(A-W)->DBUSDBUS->AS2~S0,X2~X0,AEN,CN=1,FEN29MOVA,R?将R?中的值送入A中011100XX100T4R?->WRRD,X2~X0,WENT3W->AAEN34MOV@R?,A将累加器A的值送入间址存储器中100001XX101T4R?->DBUS->MARX2~X0RRD,MARENT3A->EMEMEN指令的执行流程图如图4所示:开

8、始PC→MART2PCOE;MARENEM→WT1EMEN;EMRD;WENW→IRPC+1→PCT0IREN译码或测试ADDA,R?SUBCA,EMMOVA,R?MOV@R?,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。