欢迎来到天天文库
浏览记录
ID:38642913
大小:24.98 KB
页数:7页
时间:2019-06-16
《关于ARM作业的摘抄》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、咳…..1、常用的嵌入式处理器有ARM、MIPS、PowerPC、X86、68K/Coldfire等,MIPS是MicroprocessorwithoutInter-lockedPipelineStages的缩写,是由MIPS技术公司开发的一种处理器内核标准。目前有32位和64位MIPS芯片。PowerPC是早期Motorola公司和IBM公司联合为Apple公司的MAC机开发的CPU芯片,商标权同时属于IBM和Motorola两家公司,并一度成为他们的主导产品。X86系列处理器起源于Intel架构的8080,然后发展出286、386、486直到现在的奔腾处理器乃至双核
2、处理器等。从嵌入式市场来看,486DX也应该是和ARM、68K、MIPS和SuperH齐名的5大嵌入式处理器之一。Motorola68K是出现比较早的一款嵌入式处理器,采用的是CISC结构。ARM是AdvancedRISCMachines的缩写,顾名思义,ARM处理器自然也是一种典型的精简指令集处理器。2、ARM处理器当前只要有6个系列产品:ARM7、ARM9、ARM9E、ARM10E、Securcore及最新的ARM11系列。进一步的产品则来自于ARM公司的合作伙伴,如Intel公司的StrongARM产品和XScale微体系结构等,不过Intel公司已经于2006年
3、将该架构出售给MarvellTechnologyGroupLtd了。ARM公司还把ARMIPCore提供给其它芯片设计公司用于设计ARM+DSP、ARM+FPGA等SOC结构的芯片3、在ARM处理器内核中有多个功能模块可供生产厂商根据不同用户的不同要求来配置生产。这些模块分别用T、D、M、I、E、J、S等来表示,这些模块一般从处理器的内核版本上可以区分出来。T:表示支持Thumb指令,说明该内核可从16位Thumb指令集扩充到32位ARM指令集。D:表示支持Debug,说明该内核中放置了用于调试的结构,通常它为一个边界扫描链JTAG,可使CPU进入调试模式,从而方便地进
4、行断点设置、单步调试。M:表示Multiplier,说明处理器内部带有8位乘法器。I:表示EmbeddedICE(内置仿真器)Logic,用于实现断点观测及变量观测的逻辑电路部分,其中的TAP控制器可接入到边界扫描链。E:表示DSPEnhancement,即增加了前导零处理和饱和运算等一些常用的DSP运算指令,极大地改善音视频处理程序的性能。J:表示JazelleDXB(DirectBytecodeeXecution),这是ARM公司推出的Java加速解决方案。Jazelle不是一个简单的加速硬件,它是融入于处理器流水线之中的一项专门针对Java指令执行的硬件功能,使得
5、CPU可以直接接收一部分Java指令,并加以译码执行。S:表示可综合的软核softcore。4、ARM7处理器:ARM7处理器采用了ARMV4T(冯-诺依曼)体系结构,这种体系结构将程序指令存储器和数据存储器合并在一起。主要特点就是程序和数据共用一个存储空间,程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置,采用单一的地址和数据总线,程序指令和数据的宽度相同。这样,处理器在执行指令时,必须先从存储器中取出指令进行译码,再取操作数执行运算。总体来说,ARM7体系结构具有三级流水线、空间统一的指令与数据Cache、平均功耗为0.6mW/MHz、时钟速度为66MH
6、z、每条指令平均执行1.9个时钟周期等特性。其中的ARM710、ARM720和AEM740为内带Cache的ARM核。目前主流的ARM内核是ARM7TDMI、ARM7TDMI-S、ARM7EJ-S、ARM720T。通常来说,前两三年大部分手机基带部分的应用处理器基本上都以ARM7为主。还有很多的通信模块,如CDMA模块、GPRS模块和GPS模块中都含有ARM7处理器。5、ARM9、ARM9E处理器:ARM9处理器采用ARMV4T(哈佛)体系结构。这种体系结构是一种将程序指令存储器和数据存储器分开的存储器结构,是一种并行体系结构。其主要特点是程序和数据存储在不同的存储空间
7、中,即程序存储器和数据存储器。它们是两个相互独立的存储器,每个存储器独立编址、独立访问。与两个存储器相对应的是系统的4套总线,程序的数据总线和地址总线,数据的数据总线和地址总线。这种分离的程序总线和数据总线可允许在一个机器周期内同时获取指令字和操作数,从而提高了执行速度,使数据的吞吐量提高了已一倍。又由于程序和数据存储器在两个分开的物理空间中,因而取指和执行能完全重叠。ARM采用五级流水线及分离的Cache结构,平均功耗为0.7mW/MHz。时钟速度为120~200MHz,每条指令平均执行1.5个时钟周期。其中,ARM920、ARM940
此文档下载收益归作者所有