《中规模组合逻辑器》PPT课件

《中规模组合逻辑器》PPT课件

ID:38615632

大小:1.86 MB

页数:84页

时间:2019-06-16

《中规模组合逻辑器》PPT课件_第1页
《中规模组合逻辑器》PPT课件_第2页
《中规模组合逻辑器》PPT课件_第3页
《中规模组合逻辑器》PPT课件_第4页
《中规模组合逻辑器》PPT课件_第5页
资源描述:

《《中规模组合逻辑器》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、若干典型的组合逻辑集成电路1.重点掌握各种常用中规模器件的基本原理分析或设计:用组合逻辑电路的分析方法(或设计方法)进行。4/2编码器、2/4译码器、4选1数据选择器、半加器、全加器、一位数值比较等简单电路;2.会看集成芯片功能表。3.掌握各种集成芯片的使用,比如多片扩展。重点掌握译码器、数据选择器的使用(用于逻辑函数的实现、组合逻辑电路的设计)。若干典型的组合逻辑集成电路3.4编码器3.5译码器/数据分配器3.6数据选择器3.7数值比较器3.8算术运算电路能将每一个编码输入信号变换为不同的二进制的代码输出。如8线-3线编码器:将8个输入的信号分别编成8个3位二进制数码输出。如

2、BCD编码器:将10个编码输入信号分别编成10个4位码输出。编码器的逻辑功能:编码:赋予二进制代码特定含义的过程称为编码。如:8421BCD码中,用1000表示数字8编码器:具有编码功能的逻辑电路。3.4编码器普通编码器和优先编码器。普通编码器:优先编码器:允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时,优先编码器能按预先设定的优先级别,只对其中优先权最高的一个进行编码。编码器(Encoder)的分类任何时候只允许输入一个有效编码信号,否则输出就会发生混乱。二进制编码器的结构框图一、普通二进制编码器1、二进制编码器I0I1Yn-1Y0Y11n2-I二进制编码器

3、2n个输入n位二进制码输出任何时候只允许输入一个有效编码信号,否则输出就会发生混乱。4线─2线普通二进制编码器(设计)1000010000100001Y0Y1I3I2I1I0(1)逻辑功能表编码器的输入为高电平有效。逻辑框图4输入二进制码输出110110002)表达式3)逻辑图2.十进制编码器---键盘输入8421BCD码编码器输入输出S0S1S2S3S4S5S6S7S8S9ABCDGS1111111111000001111111110100111111111101100011111111011011111111110111011011111101111010111111011

4、11101001111011111100111110111111100101101111111100011011111111100001该编码器为输入低电平有效1)键盘输入8421BCD码编码器功能表代码输出使能标志编码输入2)表达式3)逻辑图当所有的输入都为1时,Y1Y0=?Y1Y0=00无法输出有效编码。结论:普通编码器不能同时输入两个已上的有效编码信号I2=I3=1,I1=I0=0时,Y1Y0=?Y1Y0=00二、优先编码器优先编码器的提出:实际应用中,经常有两个或更多输入编码信号同时有效。必须根据轻重缓急,规定好这些外设允许操作的先后次序,即优先级别。识别多个编码请求信

5、号的优先级别,并进行相应编码的逻辑部件称为优先编码器。1.优先编码器线(4─2线优先编码器)(设计)(1)列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111高低(2)写出逻辑表达式(3)画出逻辑电路(略)输入编码信号高电平有效,输出为二进制代码输入编码信号优先级从高到低为I0I3~输入为编码信号I3I0输出为Y1Y03321IIIY+=33210IIIIY+=2.二进制优先编码器集成电路芯片74X148(8/3线优先编码器)注意:该电路为反码输出。EI为使能输入端(低电平有效),EO为使能输出端(高电平有效),GS为优先编码工作标志(低

6、电平有效)。(1)功能表(2)逻辑电路图(3)74148逻辑符号引脚图逻辑符号(3)74148逻辑符号(4)应用电路a.多片扩展(4)应用电路b.组成8421BCD编码器译码器的分类:译码:译码是编码的逆过程,它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)译码器的概念与分类译码器:具有译码功能的逻辑电路称为译码器。唯一地址译码器代码变换器将一系列代码转换成与之一一对应的有效信号。将一种代码转换成另一种代码。二进制译码器二—十进制译码器显示译码器常见的唯一地址译码器:4.5译码器M=2n二进制译码器n个输入端使能输入端2n个输出端设输入端的个数为n,输出端的个数

7、为M则有M=2n一、二进制译码器1.2线-4线译码器的逻辑电路(分析)LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输入功能表一、二进制译码器2线-4线译码器的逻辑电路(设计)?1)74X138集成译码器的逻辑电路图2.集成译码器74HC138(74LS138)2)74X138集成译码器功能表Yi=mi最小项译码器3)74X138集成译码器的逻辑符号3)74X138集成译码器的逻辑符号其它书籍中74X138的常用符号国标符号3.二进制译码

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。