DSP原理及应用——第2章DSP芯片的硬件结构21—23节讲

《DSP原理及应用——第2章DSP芯片的硬件结构21—23节讲》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章TMS320C54x的硬件结构2.1’C54x的基本结构2.2’C54x的主要特性和外部引脚2.3’C54x的内部总线结构2.4’C54x的中央处理器2.5’C54x的存储空间结构2.1’C54x的基本结构TMS320C54x（简称’C54x）●TI公司设计的16位定点数字信号处理器●采用改进的哈佛结构，具有高度的操作灵活性和运行速度●适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。2.1’C54x的基本结构1.’C54x的主要优点①围绕1组程序总线、3组数据总线和4组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。②具有高度并行性和

2、专用硬件逻辑的CPU设计，提高了芯片的性能。③具有完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。④模块化结构设计，使派生器件得到了更快的发展。⑤采用先进的IC制造工艺，降低了芯片的功耗,提高了芯片的性能。⑥采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。2.’C54x的内部结构TMS320C54x的组成中央处理器CPUI/O功能扩展接口内部总线控制特殊功能寄存器数据存储器RAM程序存储器ROM串行口主机通信接口HPI定时系统中断系统2.’C54x的内部结构TMS320C54x的硬件结构图PAGENDAGEN系统控制程序地址生成器

3、数据地址生成器CPU乘法累加器算术/逻辑运算单元桶形移位器比较器外部存储器接口外部设备接口程序存储器数据存储器串行口并行口定时器计数器中断系统控制接口PABPBCABCBDABDBEABEB特殊功能寄存器2.2’C54x的主要特性和外部引脚2.2.1’C54x的主要特性1、CPU2、存储器3、指令系统其特性还将在后面章节专门介绍2.2.1’C54x的主要特性4．在片外围电路●具有软件可编程等待状态发生器●设有可编程分区转换逻辑电路●带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器●支持全双工操作的串行口，可进行8位或16位串行通信2.2.1’C54x的主要特性4．在片外围电路

4、●带4位预定标器(前置分频器）的16位可编程定时器●设有与主机通信的并行接口（HPI）●具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号●数据总线具有总线保持器特性2.2.1’C54x的主要特性5．电源●具有多种节电模式。可用IDLE1、IDLE2和IDLE3指令来控制芯片功耗，使CPU工作在省电方式。●可在软件控制下，禁止CLKOUT输出信号。6．片内仿真接口●具有符合IEEE1149.1标准的片内仿真接口。2.2.1’C54x的主要特性7．速度●5.0V电压的器件，其速度可达到40MIPS，指令周期时间为25ns。●3.3V电压的器件，其速度可达到80MIPS，指

5、令周期时间为12.5ns。●2.5V电压的器件，其速度可达到100MIPS，指令周期时间为10ns。●1.8V电压的器件，其速度可达到200MIPS，每个核的指令周期时间为10ns。2.2.2’C54x的引脚功能’C5402共有144个引脚，引脚分布如图。1441431421411401391381371361351341331321311301291281271261251241231221211201191181171161151141131121111101091234567891011121314151617181920212223242526272829303132333

6、43536108107106105104103102101100999897969594939291908988878685848382818079787776757473TMS320VC54023738394041424344454647484950515253545556575859606162636465666768697071722.2.2’C54x的引脚功能TMS320C5402引脚：电源引脚时钟引脚控制引脚地址和数据引脚串行口引脚主机接口引脚通用I/O引脚测试引脚2.2.2’C54x的引脚功能1.电源引脚’C5402采用双电源供电，其引脚有：●CVDD（16、52、68

7、、91、125、142），电压为+1.8V，为CPU内核提供的专用电源；●DVDD（4、33、56、75、112、130），电压为+3.3V，为各I/O引脚提供的电源；●VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。电源电路一电源电路二2．时钟引脚’C5402的时钟发生器由内部振荡器和锁相环PLL构成，其引脚功能如表2.2.1所示。CLKOUT：主时钟输出引脚,周期为CPU的机器周期。CLKMD1、CLKMD2和CLKMD