CMOS反相器介绍及设计

《CMOS反相器介绍及设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章CMOS反相器第一节反相器的特性第二节CMOS反相器第三节CMOS反相器的设计第四节环振和反相器链第一节反相器的特性一、直流特性1、定义反相器是实现只有一个输入变量的最基本的逻辑门电路符号真值表理想反相器实际反相器逻辑1逻辑0不定区2、直流电压传输特性VTCVoltageTransferCharacteristicsVTC－直流下，将Vout描述为Vin的函数VILVIHVM五个关键的电压，完全决定了VTC、噪声容限及过渡区的位置和宽度。阈值电压VM－VTC曲线中的点VOH：当输出电平为逻辑“1”时的最小输出电压，转折点VOL：当输出电平为逻辑“0”时的最大输出

2、电压VIL：当输入电平为逻辑“0”时的最大输入电压VIH：当输入电平为逻辑“1”时的最小输入电压在数字电路中，逻辑值不是由单一量化电压值决定，而是相应的电压区间。逻辑“0”区域，逻辑“1”区域。3、噪声容限定义噪声容限：数字电路中对噪声的容忍量。电路的抗噪声干扰能力随噪声容限（NM）的增加而增加。低电平信号的噪声容限NML：NML＝VIL－VOL高电平信号的噪声容限NMH：NMH＝VOH－VIHNMLNMHNoiseMargin噪声影响下的数字信号传播在噪声容限内前级反相器输出的逻辑1能够被后级反相器识别前级反相器输出的逻辑0能够被后级反相器识别设在无噪声条件下，输入

3、电压和输出电压间的关系为如果输入信号由于噪声而偏离额定值，则输出电压也会偏离原先的额定值扰动后的电压＝额定电压＋增益x外部干扰如果输出电压的增益的数量级小于1，则输入扰动不会被放大，因而造成的输出扰动较小；否则，输入端的小小干扰将会使输出电压有一很大的扰动。定义的原因4、再生能力regeneration再生能力可以确保受干扰的信号经过有限数量的逻辑过程后能够回到正常的额定值。理想情况再生能力抑制噪声再生的条件为了具备再生能力，在VTC的不定区域具有大于1的增益最大噪声容限理想反相器上升时间输出电压从V10%上升到V90%所需的时间下降时间输出电压从V90%下降到V10

4、%所需的时间二、反相器的动态特性延迟时间的定义输入电压上升到V50%时和输出电压下降到V50%时之间的延迟时间输入电压下降到V50%时和输出电压上升到V50%时之间的延迟时间延迟时间tp三、功率和能量功率，Power单位：瓦Watts单位时间内的能量，决定了电池的寿命峰值功率影响电源线的布置、封装、噪声和可靠性能量单位：焦耳JoulesEnergy=power*time（delay）Joules=Watts*seconds电路较低的能量意味着在同样频率下执行同样的操作需要较低的功率Wattstime功率是指曲线的高度WattstimeApproach1Approach

5、2Approach2Approach1能量是指曲线的面积简单的低功耗设计只需降低速度上述两种方法的能量相同功率和能量功耗－延迟积Power-delayproduct(PDP)=Pav*tp=(CLVDD2)/2PDP每个开关动作所需的平均能量(Watts*sec=Joule)能量－延迟积Energy-delayproduct(EDP)=PDP*tp=Pav*tp2电路的优值Energy1/DelayabcdLowerEDPbetterbetterE=CLVDD2P01+tscVDDIpeakP01+VDDIleakageP=CLVDD2f01+tscVDDIpe

6、akf01+VDDIleakage动态、Dynamicpower静态、Short-circuitpowerLeakagepowerf01=P01*fclock反相器中功耗第二节CMOS反相器一、结构特点nMOS和pMOS交替导通高电平－“1”为VDD，低电平－“0”为0VIN二、CMOS反相器的直流电压传输特性A：NMOS截止PMOS线性B：NMOS饱和PMOS线性C：NMOS饱和PMOS饱和D：NMOS线性PMOS饱和E：NMOS线性PMOS截止VM（VIN＝VOUT）的确定在VM处，nMOS和pMOS均处于饱和区通常阈值电压固定VTn＝-VTpVM受kR＝k

7、p/kn（kR反相器的比例因子的控制）对称情形若通常VTn＝-VTp此时为理想反相器的值VIL的确定在VIN＝VIL处，nMOS处于饱和区，pMOS处于线性区VIN＝VIL对上式求导VIH的确定在VIN＝VIH处，nMOS处于线性区，pMOS处于饱和区VIN＝VIH对上式求导在对称情形中VIH＋VIL＝VDD低电平信号的噪声容限NML：NML＝VIL－VOL＝VIL高电平信号的噪声容限NMH：NMH＝VOH－VIH＝VDD－VIH具有相等的噪声容限NML＝NMHVTn＝-VTp非对称情形1一旦VIN>VTn,NMOS开启，即导通非对称情形2一旦VIN