ARM体系结构与指令系统

ARM体系结构与指令系统

ID:38536239

大小:1.04 MB

页数:135页

时间:2019-06-14

ARM体系结构与指令系统_第1页
ARM体系结构与指令系统_第2页
ARM体系结构与指令系统_第3页
ARM体系结构与指令系统_第4页
ARM体系结构与指令系统_第5页
资源描述:

《ARM体系结构与指令系统》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第二章ARM体系结构与指令系统合肥学院电子信息与电气工程系干开峰目录2.1ARM体系结构2.2ARM指令系统2.1ARM体系结构2.1.1ARM体系结构概述2.1.2ARM存储结构2.1.3ARM处理器模式2.1.4ARM寄存器2.1.5ARM异常中断2.1.1ARM体系结构概述一、ARM体系结构特点1、总体思想:在不牺牲性能的同时,尽量简化处理器。同时从体系结构的层面上灵活支持处理器扩展。这种简化和开放的思路使得ARM处理器采用了很简单的结构来实现。2.1.1ARM体系结构特点2、RISC型处理器结构ARM采用RISC结构,在简化处理器结构,减少复杂功能指令的同时,提高了

2、处理器的速度。RISC型处理器采用了Load/Store(加载/存储)结构,即只有Load/Store指令可与存储器打交道,其余指令都不允许进行存储器操作。RISC型处理器增加了指令高速缓冲I-Cache和数据高速缓冲D-Cache及多处理器结构,使指令的操作尽可能在寄存器之间进行。CISC与RISC的比较2.1.1ARM体系结构特点3、Thumb指令集新型的ARM体系结构中定义了16位的Thumb指令集。Thumb指令集比通常的8/16位CISC/RISC处理器有更好的代码密度,而芯片面积只增加6%,却可以使程序存储器更小。2.1.1ARM体系结构特点4、多处理器状态模式

3、ARM体系结构定义了7种处理器模式:用户(usr)、快中断(fiq)、中断(irq)、管理(svc)、终止(abt)、未定义(und)和系统(sys),大大提高了ARM处理器的效率。5、两种处理器工作状态ARM状态(执行32位ARM指令)和Thumb状态(执行16位Thumb指令)。2.1.1ARM体系结构特点6、嵌入式在线仿真调试ARM体系结构的处理器芯片都嵌入了在线仿真ICE-RT逻辑,便于通过JTAG来仿真调试芯片,省去了价格昂贵的在线仿真器。7、灵活方便的接口ARM体系结构具有协处理器接口,允许接16个协处理器。既可以使基本的ARM处理器内核尽可能小,方便地扩充AR

4、M指令集,也可以通过未定义指令来支持协处理器的软件仿真。2.1.1ARM体系结构特点8、低电压功耗的设计考虑到ARM体系结构的处理器主要用于手持式嵌入式系统中,ARM体系结构在设计中就十分注意功耗的设计。2.1.1ARM体系结构特点二、ARM流水线结构1、流水线方式:是把一个重复的过程分解为若干个子过程,每个子过程可以与其他子过程同时进行。处理器按照一系列步骤来执行每一条指令。2.1.1ARM体系结构特点典型的步骤为:1)从存储器读取指令(fetch)2)译码以鉴别它是哪一类指令(dec)3)从寄存器组取得所需的操作数(reg)4)将操作数进行组合以得到结果或存储器地址(e

5、xe)5)如果需要,则访问存储器存取数据(mem)6)将结果回写到寄存器组(res)2.1.1ARM体系结构特点2、ARM7的三级流水线取指:从程序存储器中取指令,放入指令流水线。(占用存储器访问操作)译码:指令译码。(占用译码逻辑)执行:执行指令/读写REG。(占用ALU及数据路径)2.1.1ARM体系结构特点3、ARM9TDMI的五级流水线2.1.1ARM体系结构特点4、ARM7和ARM9流水线比较5级流水线的ARM9内核是哈佛架构,拥有独立的指令和数据总线;指令和数据的读取可以在同一周期进行;3级流水的ARM7内核是指令和数据总线复用的冯.诺依曼架构,指令和数据的读取

6、不能在同一周期进行;5级流水线设计把寄存器读取、逻辑运算、结果回写分散在不同的流水当中,每一级流水的操作简洁,提升了处理器的主频。2.1.1ARM体系结构特点随着流水线深度(级数)的增加,每一段的工作量被削减了,这使得处理器可以工作在更高的频率,同时改进了处理器的性能;负面作用是增加了系统的延时,即内核在执行一条指令前,需要更多的周期来填充流水线;流水线级数的增加也意味着在某些段之间会产生数据相关。ARM处理器性能比较2.1.1ARM体系结构特点三、ARM总线结构ARM微控制器使用的是AMBA总线体系结构1、AHB总线(AdvancedHigh-performanceBus

7、):用于连接高性能系统模块。它支持突发数据传输方式及单个数据传输方式,所有时序参考同一个时钟沿。2.1.1ARM体系结构特点2、ASB总线(AdvancedSystemBus):用于连接高性能系统模块,它支持突发数据传输模式。3、APB总线(AdvancePeripheralBus):是一个简单接口支持低性能的外围接口。2.1.2ARM存储结构一、ARM存储数据类型1、ARM处理器支持以下6种数据类型:8位有符号和无符号字节(Byte)。16位有符号和无符号半字(Halfword)它们必须以两字节的边界对齐(半字对

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。