第二章 第二讲 体系结构

《第二章 第二讲 体系结构》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二讲体系结构计算机体系结构描述：从用户角度看到的计算机属性，计算机的指令集、可见寄存器、存储器管理单元和异常处理模式都是体系结构的一部分。ARM体系结构ARM处理器工作状态ARM处理器工作模式ARM寄存器组成ARM的异常中断ARM组织结构简介ARM存储器接口及存储器层次ARM处理器工作状态自从ARM7TDMI核以后，体系结构中具有T变种的ARM处理器核可以工作在以下两种状态：ARM状态32位，ARM状态下执行字对准的32位ARM指令；Thumb状态16位，Thumb状态下执行半字对准的16位Thumb指令。在

2、Thumb状态下，程序计数器PC使用位1选择另一个半字。ARM处理器工作状态ARM处理器在两种工作状态之间切换方法为进入Thumb状态:当操作数寄存器Rm的状态位bit［0］为1时，执行BXRm指令进入Thumb状态（指令详细介绍见后面）。所有的异常都是再ARM状态下进行，如果处理器在Thumb状态进入异常，则当异常处理（IRQ，FIQ，Undef，Abort和SWI）返回时，自动切换到Thumb状态。ARM处理器工作状态进入ARM状态:当操作数寄存器Rm的状态位bit［0］为0时，执行BXRm指令进入ARM状

3、态。如果处理器进行异常处理（IRQ，FIQ，Undef，Abort和SWI），在此情况下，把PC放入异常模式链接寄存器LR中，从异常向量地址开始执行也可以进入ARM状态。ARM处理器工作状态在程序执行的过程中，处理器可以在两种状态下切换。需要强调的是：ARM和Thumb之间状态的切换不影响处理器的模式或寄存器的内容。ARM指令集和Thumb指令集都有相应的状态切换命令。ARM处理器在开始执行代码时，只能处于ARM状态。处理器状态使用BX指令将ARM7TDMI内核的操作状态在ARM状态和Thumb状态之间进行切换

4、（程序如下所示。;从Arm状态切换到Thumb状态LDRR0,=Lable+1BXR0;从Thumb状态切换到ARM状态LDRR0,=LableBXR0地址最低位为1，表示切换到Thumb状态地址最低位为0，表示切换到ARM状态跳转地址标号ARM处理器工作状态ARM技术基础ARM处理器工作状态ARM处理器工作模式ARM寄存器组成ARM的异常中断ARM组织结构简介ARM存储器接口及存储器层次ARM处理器工作模式ARM处理器共支持所列的7种处理器模式见下表表中给出了CPSR［4：0］与七种工作模式的关系以及各种模式

5、的解释。CPSR［4：0］模式用途可访问的寄存器10000用户正常用户模式，程序正常执行模式PC，R14~R0，CPSR10001FIQ处理快速中断,支持高速数据传送或通道处理PC，R14_fiq~R8_fiq，R7~R0，CPSR，SPSR_fiq10010IRQ处理普通中断PC，R14_irq~R13_fiq，R12~R0，CPSR，SPSR_irq10011SVC操作系统保护模式处理软件中断（SWI）PC，R14_svc~R13_svc，R12~R0，CPSR，SPSR_svc10111中止处理存储器故障

6、、实现虚拟存储器和存储器保护PC，R14_abt~R13_abt，R12~R0，CPSR，SPSR_abt11011未定义处理未定义的指令陷阱，支持硬件协处理器的软件仿真PC，R14_und~R13_und，R12~R0，CPSR，SPSR_und11111系统运行特权操作系统任务PC，R14~R0，CPSR处理器模式说明备注用户(usr)正常程序工作模式不能直接切换到其它模式系统(sys)用于支持操作系统的特权任务等与用户模式类似，但具有可以直接切换到其它模式等特权快中断(fiq)支持高速数据传输及通道处理F

7、IQ异常响应时进入此模式中断(irq)用于通用中断处理IRQ异常响应时进入此模式管理(svc)操作系统保护代码系统复位和软件中断响应时进入此模式中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式处理器模式特权模式处理器模式说明备注用户(usr)正常程序工作模式不能直接切换到其它模式系统(sys)用于支持操作系统的特权任务等与用户模式类似，但具有可以直接切换到其它模式等特权快中断(fiq)支持高速数据传输及通道处理FI

8、Q异常响应时进入此模式中断(irq)用于通用中断处理IRQ异常响应时进入此模式管理(svc)操作系统保护代码系统复位和软件中断响应时进入此模式中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式除用户模式外，其它模式均为特权模式。ARM内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允