1.可编程逻辑器件基本概念及设计流程

《1.可编程逻辑器件基本概念及设计流程》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、可编程逻辑器件基本概念及设计流程PLD结构特点CPLD结构基于乘积项（Product-Term)的PLD结构宏单元的内部结构实现一个简单的逻辑f=(A+B)*C*(!D)=A*C*!D+B*C*!DD触发器的实现比较简单，直接利用宏单元中的可编程D触发器来实现。CLK走全局时钟线EEPROM和FLASH工艺组合逻辑实现FPGA的结构特点查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会

2、自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。FPGA总体架构XilinxSpartanII结构1CLB=2slice1slice包含2个查找表AlteraFLEX/ACEX1LAB=8LE;1LE=1LUTA,B,C,D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连到到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。该电路中D触发器是直接利用LUT后面D触发器来实现。时钟信号CLK由I/O脚输入后进入芯片

3、内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与I/O脚相连，把结果输出到芯片管脚。这样FPGA就完成了图3所示电路的功能。（以上这些步骤都是由软件自动完成的，不需要人为干预）CPLD与FPGA比较FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。FPGA具有丰富的触发器资源,而CPLD的触发器资源有限而乘积项丰富的结构，因而CPLD更适合组合逻辑电路,FPGA更适合于完成时序逻辑。CPLD的编程采用Ｅ2ＰＲＯＭ或FLASH工艺,而FPGA采用SRAM工艺，因此需要专用配置芯片。CPLD保密性好,FPGA保密性差。CPLD的JTAG方式编程FPGA配置芯片

4、配置管脚时序配置方式描述MSEL0MSEL1主动串行配置(AS)采用串行配置器件(EPCS1、EPCS4、EPCS16、EPCS64)进行配置00被动配置(PS)采用专用配置器件(EPC1、EPC2、EPC4、EPC8、EPC16)或采用配置控制器(CPLD、单片机等)配合Flash或采用下载电缆进行配置10JTAG配置通过JTAG进行配置0或10AlteraFPGA的配置电路管脚名称功能说明TDIJTAG测试数据输入，在TCK的上升沿串行输入指令、测试和编程数据TDOJTAG测试数据输出，在TCK的下降沿串行输出指令、测试和编程数据TMSJTAG测试模式选择，控制信号输入引脚，

5、控制信号决定测试访问端口控制状态的转换TCKJTAG测试时钟输入DATA0配置数据输入引脚，在串行配置模式中，配置数据由该引脚输入。DCLK在AS模式中为输出引脚，提供串行配置时钟，在PS模式中作为输入ASDO在AS模式中为输出引脚，发送操作命令和地址信息到串行配置器件AlteraFPGA的配置电路CONF_DONE在上电及配置期间，该引脚输出低电平，配置成功后为高电平nCSO在AS模式时，FPGA驱动nCSO为低，从而使能EPCSnCE使用AS方式时，下载电缆驱动nCE为高电平以禁止FPGA访问EPCS，在使用JTAG方式时，要求nCE为低电平nCONFIG在该引脚上，一个下降

6、沿将复位FPGA，一个上升沿将启动一次配置nSTATUS在上电时为低电平表明FPGA处于忙状态，上电结束后变为高电平，FPGA进入配置模式传统电子设计与EDA技术比较实现逻辑关系1.传统的电子设计方法第一步，设计电路，画出逻辑图第二步：选择相应的逻辑元器件，连接原理图。2.PLD设计流程传统的电子设计自低向上的设计复杂电路的设计、调试十分困难；如果某一过程存在错误，查找和修改十分不便；可移植性差。只有在设计出样机或生产出芯片后才能进行实测自顶向下的设计方法自顶向下的设计方案。适用于高效率大规模系统的设计。采用硬件描述语言作为设计输入对设计者的硬件知识和硬件经验要求低。计算机自动生

7、成电路。HDL设计文件HDL功能仿真HDL综合优化、布局布线布线后门级仿真电路功能仿真电路图设计文件电路制造工艺文件或FPGA码流文件有问题没问题有问题没问题有问题没问题与实现逻辑的物理器件有关的工艺技术文件确定实现电路的具体库名