晶体电容电阻选择

晶体电容电阻选择

ID:38370229

大小:375.50 KB

页数:6页

时间:2019-06-11

晶体电容电阻选择_第1页
晶体电容电阻选择_第2页
晶体电容电阻选择_第3页
晶体电容电阻选择_第4页
晶体电容电阻选择_第5页
资源描述:

《晶体电容电阻选择》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、在低功耗设计中晶体的选择非常重要,尤其带有睡眠唤醒的系统,往往使用低电压以求低功耗。由于低供电电压使提供给晶体的激励功率减少,造成晶体起振很慢或根本就不能起振。这一现象在上电复位时并不特别明显,上电时电路有足够的扰动,很容易建立振荡。在睡眠唤醒时,电路的扰动要比上电时小得多,起振变得很不容易。在振荡回路中,晶体既不能过激励(容易振到高次谐波上)也不能欠激励(不容易起振)。晶体的选择应考虑以下几个要素:谐振频点、负载电容、激励功率、温度特性、长期稳定性。换句话说,晶振可靠性工作不仅受到负载电容的影响。对于负载电容的选择,应

2、根据晶振供应商提供的datasheet的数值选择。在许可范围内,负载电容值越低越好。容值偏大虽有利于振荡器的稳定,但将会增加起振时间。有的晶振推荐电路甚至需要串联电阻RS,它一般用来来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀,这将引起频率的上升,造成频率偏移,加速老化。串进去的电阻是用来限制振荡幅度的,并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右,主要用与微调频率和波形,并影响幅度,并进去的电阻就要看IC  spec了,有的是用来反馈的,有的是为过EMI的对策晶振的负载电容=[(

3、Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+△C(PCB上电容)经验值为3至5pf单片机设计系统中的晶振选择1:如何选择晶体?对于一个高可靠性的系统设计,晶体的选择非常重要,尤其设计带有睡眠唤醒(往往用低电压以求低功耗)的系统。这是因为低供电电压使提供给晶体的激励功率减少,造成晶体起振很慢或根本就不能起振。这一现象在上电复位时并不特别明显,原因时上电时电路有足够的扰动,很容易建立振荡。在睡眠唤醒时,电路的扰动要比上电时小得多,起振变得很不容易

4、。在振荡回路中,晶体既不能过激励(容易振到高次谐波上)也不能欠激励(不容易起振)。晶体的选择至少必须考虑:谐振频点,负载电容,激励功率,温度特性,长期稳定性。2:如何判断晶振是否被过分驱动?电阻RS常用来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀,这将引起频率的上升。可用一台示波器检测OSC输出脚,如果检测一非常清晰的正弦波,且正弦波的上限值和下限值都符合时钟输入需要,则晶振未被过分驱动;相反,如果正弦波形的波峰,波谷两端被削平,而使波形成为方形,则晶振被过分驱动。这时就需要用电阻RS来防止晶振被过分驱

5、动。判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻,从0开始慢慢调高,一直到正弦波不再被削平为止。通过此办法就可以找到最接近的电阻RS值。3:如何选择电容C1,C2(相位控制电容和增益控制电容)?(1):因为每一种晶振都有各自的特性,所以最好按制造厂商所提供的数值选择外部元器件。(2):在许可范围内,C1,C2值越低越好。C值偏大虽有利于振荡器的稳定,但将会增加起振时间。(3):应使C2值大于C1值,这样可使上电时,加快晶振起振。注意某些参数,设计工程师即可选择到适合应用的振荡器M-tronIndus

6、tries公司BillJennewein著----今天无数电子线路和应用需要精确定时或时钟基准信号。晶体时钟振荡器极为适合这方面的许多应用。----时钟振荡器有多种封装,它的特点是电气性能规范多种多样。它有好几种不同的类型:电压控制晶体振荡器(VCXO)、温度补偿晶体振荡器(TCXO)、恒温箱晶体振荡器(OCXO),以及数字补偿晶体振荡器(DCXO)。每种类型都有自己的独特性能。----频率稳定性的考虑----晶体振荡器的主要特性之一是工作温度内的稳定性,它是决定振荡器价格的重要因素。稳定性愈高或温度范围愈宽,器件的价格

7、亦愈高。----设计工程师要慎密决定对特定应用的实际需要,然后规定振荡器的稳定度。指标过高意味着花钱愈多。----对于频率稳定度要求±20ppm或以上的应用,可使用普通无补偿的晶体振荡器。对于成于±1至±20ppm的稳定度,应该考虑TCXO。对于低于±1ppm的稳定度,应该考虑OCXO或DCXO。----输出----必需考虑的其它参数是输出类型、相位噪声、抖动、电压稳定度、负载稳定性、功耗、封装形式、冲击和振动、以及电磁干扰(EMI)。晶振器可HCMOS/TTL兼容、ACMOS兼容、ECL和正弦波输出。每种输出类型都有它

8、的独特波形特性和用途。应该关注三态或互补输出的要求。对称性、上升和下降时间以及逻辑电平对某些应用来说也要作出规定。许多DSP和通信芯片组往往需要严格的对称性(45%至55%)和快速的上升和下降时间(小于5ns)。----相位噪声和抖动----在频域测量获得的相位噪声是短期稳定度的真实量度。它可测量到中央频率的1Hz之

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。