,然后再按本说明选择工具栏中

《,然后再按本说明选择工具栏中》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1.8V8bit200MS/s折叠插值模数转换器设计12邹涌李冬梅（1．清华大学微纳电子系北京100084；2．清华大学电子工程系，北京100084）摘要:设计了一种8bit、200MS/s的折叠插值模数转换器。为了提高电路速度，使用分布式采样保持电路处理输入信号，两级折叠电路提高电路的增益和带宽。插值电路使用电流插值，适合低压高速应用。仿真结果显示，在1.8V工作电压、200MHz时钟频率、0.18µmCMOS工艺条件下，差分输入范围0.8Vpp，SNDR为47.6dB，功耗约110mW。关键词:分布式采样保持两级折叠电流插值+中图分类号：

2、TN792文献标识码：ADesignof1.8V8bit200MS/sfoldingandinterpolationADC12ZouYongLiDongmei（1．InstituteofMicroelectronics,TsinghuaUniversity,Beijing100084;2．Departmentofelectronicengineering,TsinghuaUniversity,Beijing100084）Abstract:An8bit,200MHzfoldingandinterpolatingA/Dconverterisdes

3、ignedinthispaper.Inordertoimprovethespeed,distributedT/Handtwo-stagefoldingareused.Currentmodeinterpolatingisrealizedforthelowvoltagesupply.Basedon0.18µmCMOStechnologyand1.8Vpowersupply,theA/Dconverteroperatesat0.8Vppand200MHzclockfrequency.Simulatedresultsindicatethatitcan

4、achieveSNDRof47.6dB,whiledissipatinglessthan110mWofpower.Keyword:DistributedT/Htwo-stagefoldingcurrentmodeinterpolating高三位输出（MSB）。低位量化器中的信号依次通0、引言过两级折叠电路、插值电路、比较器和译码电路，产生低五位输出（LSB）。下面分别介绍折叠插值ADC各模块的电路设计。目前，随着通信和多媒体等信息技术的不断发展，对模数转换器（ADC）的需求越来越大，对它的性能要求不断提高。例如流水线ADC在视频[1]领域、∑

5、-⊿ADC在音频领域得到广泛的应用。而折叠插值模数转换器具有速度快，芯片面积较[2]小的优点，引起了重视和研究。本文设计了一种8bit应用于低压、高速的折叠插值模数转换器，结构如图1所示。输入信图1折叠插值ADC的结构号首先通过采样保持电路（THA）使信号放大并保Figure.1:FoldingandinterpolationA/Dconverterblock持，其输出分别通过高位量化器和低位量化器。diagram高位量化器由比较器和编码电路组成，产生1、折叠插值模数转换器设计1.1采样保持电路设计折叠插值ADC如果不使用采样保持电路，由于折

6、叠模块的倍频效应，电路高频性能会受到严重影响。采样保持电路分为集中式采样保持电路和分布式采样保持电路两种。传统的集中式采样（b）两级折叠电路结构框图保持电路很难同时实现大动态范围、高速、高线（b）Two-stagefoldingscheme性度。分布式采样保持电路由多个相同的预放大图3两级折叠电路和采样保持电路构成，具有高速、线性度好、实Figure.3:Two-stagefoldingcircuit[3]现简单等优点，模块电路如图2所示。负载采流过单个差分对管的电流为：用交叉耦合的PMOS管提高电阻值RL，通过电路⎧IV()−V2sin1分

7、析可得阻值为：⎪()2VVin−−112,VVV−Δ

8、[7]值两种实现方式。为了在低电源电压下实现插值功能，本文采用电流插值。电流插值的原理图如下图4所示。图2预放大采样保持电路Figure.2:Pre-amplifi