基于FPGA数字移相信号发生器设计

《基于FPGA数字移相信号发生器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于FPGA数字移相信号发生器设计付莉，潘明(桂林电子科技大学计算机与控制学院广西桂林541004)摘要：根据直接数字合成器的基本原理，给出了基于FPGA的直接数字合成器的设计与实现，利用FPGA有效地扩展了输出波形的频率范围，实现了数字移相信号发生器。该信号发生器主要采用了直接数字合成器、直接存储器存取、数字移相和数字调幅等技术，对传统的模拟移相不能实现任意波形的移相的缺点方便进行了改进和优化。关键词：直接数字合成器；FPGA；频率范围；移相信号发生器中图分类号：TP332.3文献标识码：BDesignofDigitalPha

2、seShiftSignalGeneratorBasedonFPGAFuLi，PanMing(SchoolofComputerScienceandControl,GuilinUniversityofElectronicTechnology,Guilin541004,China)Abstract:AccordingtothebasicprinciplesofDirectDigitalSynthesizer,thisarticleputforwardDesignandImplementationoftheDirectDigitalSy

3、nthesizerbasedonFPGA,andextendtheoutputwaveformofthefrequencyrangewithFPGAeffectively.Thesignalgeneratorusedmainlytechnologiesofdirectdigitalsynthesizer,adirectmemoryaccess,digitalphase-shiftinganddigitalAM.Itimproveandoptimisethetraditionalanalogphase-shiftingarbitr

4、arywaveformswhichcannotberealizedtheshortcomingsofthephase-shiftingfacilitate.Keyword：DirectDigitalSynthesizer;Frequencyrange;DigitalPhaseShiftSignalGenerator0引言DDS即DirectDigitalSynthesizer,中文名称是直接数字合成器，是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位连续，很容易实现频率、相位和幅度

5、的数控调制。在现代电子系统及设备的频率源设计中，尤其是在通信领域，其应用越来越广泛。由于传统的模拟移相(如：阻容移相，变压器移相等)有许多不足，而且，传统的模拟移相不能实现任意波形的移相，这主要是因为传统的模拟移相由移相电路的幅相特性所决定，对于方波、三角波、锯齿波等非正弦信号各次谐波的相移、幅值衰减不一致，从而导致输出波形发生畸变。随着现代电子技术的发展，特别是可编程技术的发展而兴起的数字移相技术却很好的解决了这一问题。本文采用模块化的方法和VHDL（VHSICHardwareDescriptionLanguage）语言，介绍

6、了一种基于现场可编程门阵列（FieldProgrammableGateArray,简称FPGA）技术用VHDL语言实现的数字移相信号发生器，并给出了仿真综合结果。1直接数字合成器原理[1]DDS是利用相位累加原理直接合成所需波形的一种频率合成技术，典型的DDS模型由相位累加器、移相加法器、波形存储器ROM查找表(LUT)、D/A转换器(DAC)以及低通滤波器(LPF)构成，相位累加器、[2]移相加法器、波形存储器ROM查找表(LUT)DDS结构中的数字部分。基本原理图如图1所示。n其基本工作原理是：相位累加器在参考时钟f的控制下

7、以步长2做累加，输出的N位二进制码中osc的高L位与K位相位控制字相加后，取其高L位作为波形存储器ROMLUT的地址，ROMLUT寻址输出的D位幅度码s(t)经D/A转换器变成阶梯状波形s(t)，再经过低通滤波器平滑后就可得到合成的信号波形输出。其中的频率控制字位宽和相位控制字位宽K,可以根据需要而选择对应相位累加器和移相加法器输入的中间某几位。输出的合成信号波形的形状取决于ROMLUT中存储的波形幅度码，因此采用DDS技术可以产生任意信号波形。K为频率控制字；N为相位累加器位数。当输入时钟为fclk时，输出信号的频率为fclk

8、f=k×outN2fclk当K=1时，得到DDS的最小分辨率为∆f=。N2图1.DDS基本结构图其中，DDS中的波形存储器模块用Altera的Cyclone系列中的RAM实现，取N=8，D=8，波形数据运用高级语言c编制，相应数据保存于FPGA的RAM当中。在设