基于FPGA的多路高速串并转换器设计

基于FPGA的多路高速串并转换器设计

ID:38138095

大小:1.01 MB

页数:4页

时间:2019-05-25

基于FPGA的多路高速串并转换器设计_第1页
基于FPGA的多路高速串并转换器设计_第2页
基于FPGA的多路高速串并转换器设计_第3页
基于FPGA的多路高速串并转换器设计_第4页
资源描述:

《基于FPGA的多路高速串并转换器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、bbs.eetop.cnxilinx.eetop.cn第31卷第2期电子器件Vol.31No.22008年4月ChineseJournalOfElectronDevicesApr.20083DesignofMulti2WayHigh2SpeedSerial2to2ParallelConverterBasedonFPGA3ZHONGJian2feng,HUQing2sheng,SUNYuan(InstituteofRF2&OE2ICs,SoutheastUniversity,Nanjing210096,China)Abstract:H

2、igh2speedserial2to2parallelconverterisimportanttotheFPGAbaseddesign.Usedtobereal2izedusinginternallogicofFPGA,itoccupiesthepreciousresourcesandlimitsthespeedoftheconvertion.Thisresearchpresentsthedesignofhigh2speedserial2to2parallelconverterforanFPGAbasednetworkschedul

3、ingverificationplatform,1:8DDRserial2to2parallelconverteranditsrealizationof16wayaredis2cussed.Theresultshowsthattheserial2to2parallelconvertercanrunatthedatarateofupto800Mbit/s.Inaddition,ISERDESdecreasesthecomplexityofdesignandshortenstheperiodofproductdevelopmentand

4、canmeetthedesignrequirementsverywell.Keywords:serial2to2parallelconverter;FPGA;Xilinx;ISERDESEEACC:1290B3基于FPGA的多路高速串并转换器设计3仲建锋,胡庆生,孙 远(东南大学射频与光电集成电路研究所,南京210096)摘 要:高速串并转换器的设计是FPGA设计的一个重要方面,传统设计方法由于采用FPGA的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA验证平台中多路高速串并转换器的设计为例,详细阐

5、述了1:8DDR模式下高速串并转换器的设计方法和16路1:8串并转换器的实现。结果表明,采用XilinxVirtex24的ISERDES设计的多路串并转换器可以实现800Mbit/s输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx;ISERDES中图分类号:TP391文献标识码:A文章编号:100529490(2008)0220657204[2]  用现场可编程逻辑器件(FPGA)开发高速系统用系统逻辑资源。时常常需要实现高速串并转换,传统的做法是直接利本文

6、以可扩展网络交换调度系统的FPGA验用FPGA的内部逻辑资源设计串并转换器,但这样做证平台为例,介绍了ISERDES的工作原理与具体往往使得串行时钟的最高频率受FPGA内部资源利应用。本文中的交换调度系统采用4片XilinxVir2用率、布局布线等因素的影响,难以满足设计要求,并tex24FPGA构成验证平台,每片FPGA需要接收最终影响整个系统的性能。随着工艺技术的不断进高速的16路串行数据并将其转换为8位并行数据步与市场需求的日益增加,超大规模、高速、低功耗的后作其它处理,为了实现高速串并转换,同时又不占新型FPGA不断推出,给

7、高速电路的设计带来了极大用芯片内部的逻辑资源,我们用Xilinx的串并转换[1]的方便。赛灵思(Xilinx)公司在其新产品Virtex24模块ISERDES方便、快速地实现了高速串并转换。中集成了输入串并转换器(ISERDES)和输出并串转1ISERDES的结构与工作原理换器(OSERDES),它们是为像DRAM存取等需要高速数据采集的应用而开发的专用模块,能够提供高速ISERDES是Vertex24内部集成的输入串并转的I/O处理能力,不受FPGA内部资源的限制,不占换器,支持单倍数据速率(SDR)和双倍数据速率收稿日期:200

8、7202211基金项目:国家自然科学基金资助(高性能可扩展网络交换调度系统研究,60472057)作者简介:仲建锋(19822),男,硕士研究生,研究方向为数字系统设计,通讯系统及芯片设计,ntthblc@163.com;胡庆生,女,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。