DSP网络摄像机控制

DSP网络摄像机控制

ID:38041074

大小:89.00 KB

页数:4页

时间:2019-05-24

DSP网络摄像机控制_第1页
DSP网络摄像机控制_第2页
DSP网络摄像机控制_第3页
DSP网络摄像机控制_第4页
资源描述:

《DSP网络摄像机控制》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、DSP网络摄像机控制       网络摄像机的解决方案有多种选择,但是市场主流产品一般选择两种方案:(1)采用CPU+ASIC,(2)采用双CPU结构,即一个嵌入式CPU和一个专用信号处理芯片DSP。受专用DSP芯片处理能力的限制,现有的嵌入式网络摄象机中使用的视频处理算法基本是H.263以下的标准。      本文介绍一种基于TMS320DM642DSP的网络摄像机设计方案。其操作系统、通信协议、网络协议、音视频处理软件均在一颗TMS320DM642上实现,降低了开发的难度。TMS320DM642芯片简介       TI公司的TMS320DM642(以下简称DM642)是一

2、款专门面向多媒体应用的专用DSP。该DSP时钟高达600MHz,8个并行运算单元,处理能力达4800MIPS;采用二级缓存结构;具有64位外接存储器接口;兼容IEEE-1149.1(JTAG)边界扫描;为了面向多媒体体应用,还集成了3个可配置的视频端口、面向音频应用的McASP(MultiChannelAudioSerialPort)、10/100Mb/s的以太网MAC等外设。鉴于DM642的上述优点,本网络摄像机系统就以DM642为核心,完成音频信号的实时采集、压缩及传输功能。硬件设计      系统电路组成如图1所示。从摄像机输入的视频信号和从麦克风输入的音频信号经采集、A

3、/D转换为数字信号后送入DSP。DSP在信源处对音频信号进行压缩编码和合流,然后通过局域网和英特网将数据传输给视频监控中心。监控中心同时监视多个现场,接收或发送报警信号,并根据需要通过异步串行总线RS-485实时控制云台,调整摄像头的方向和位置。 图1网络摄像机硬件原理图视频采集电路      本系统采用的视频解码芯片是Philips公司的SAA7115。从模拟视频输入口输入的全电视信号在SAA7115内部经过钳位、抗混叠滤波、A/D转换、YUV分离电路之后,在YUV到YCrCb的转换电路中转换成BT.656视频数据流,输入到压缩核心单元DM642中。DM642的3个视频口VP

4、0、VP1、VP2与视频编解码芯片相接。      在本系统中,只有一路视频输入,故VP1、VP2端口未用,VP0通道配置为8位BT.656视频输入口。视频数据的行/场同步信号包含在BT.656数字视频数据流的EAV(endofactivevideo)和SAV(startofactivevideo)时基信号中,视频口只需视频采样时钟和采样使能信号即可。SAA7115内部寄存器参数的配置和状态的读出通过I2C总线进行。视频接口的原理如图2所示。 音频输入/输出电路      本系统采用TI的高性能立体声编解码器TLV320AIC23(以下简称AIC23)实现音频信号的采集和播放。

5、AIC23与DM642的I/O电压兼容,可以实现与DM642的McASP接口无缝连接。     在本系统中,AIC23工作于主模式,左右声道的采样字宽均为16bit。数据接口为DSP模式。通过I2C总线设置内部寄存器的工作参数和反馈状态信息。       因为网络传输的固有特点,音频数据和视频数据从网络摄像机端到达监控中心不可能是均匀的,如果网络摄像机端不做任何纠正处理,则很难保证音视频的同步输出。为了实现音频和视频的同步,本文利用锁相环PLL1708,从SAA7115的LLC引脚输出27MHz时钟,经PLL1708产生AIC23的主时钟MCLK。由于音视频采样信号采用同一个时

6、钟源,就不会出现音视频不同步的问题。PLL1708的SCKO3引脚输出默认时钟频率18.433MHz,作为AIC23的输入主时钟MCLK。AIC23内部采用的时钟可通过设置寄存器由主时钟MCLK分频得到。以太网接口电路      本系统用LXT971作为快速以太网物理层自适应收发器。由于LXT971支持IEEE802.3标准,提供MII(mediaindependentinterface)接口,可以支持MAC,而DM642内部正好集成有以太网媒体存取控制器,所以LXT971可以和DM642实现无缝连接。连接电路如图3所示,其中BH1102为1:1的隔离变压器。从DM642传输过

7、来的数据通过LXT971转换为以太网物理层能接收的数据后,通过RJ-45头传输到因特网。 存储器扩展电路       DM642内部有16KB的一级程序缓存,16KB的一级数据缓存和256KB的程序数据共享二级缓存。但这对于直接处理图象数据是不够的,因此扩展了两片32MB的SDRAM来存放原始图像数据,4MB的FLASH来存放应用程序。二者都映射到DM642的外部数据空间。CPLD电路       本系统采用的CPLD是Xilinx公司的XC9572XL。该芯片具有72个宏单元,1600个逻

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。