基于AD9854的DDS_PLL的时钟源设计

《基于AD9854的DDS_PLL的时钟源设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子测量技术第３４卷第８期可编程器件应用ＥＬＥＣＴＲＯＮＩＣＭＥＡＳＵＲＥＭＥＮＴＴＥＣＨＮＯＬＯＧＹ２０１１年８月基于ＡＤ９８５４的ＤＤＳ＋ＰＬＬ的时钟源设计吴银标谢华付在明（电子科技大学自动化工程学院成都６１１７３１）摘要：采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法，来产生０．１Ｈｚ～１．１ＧＨｚ连续可调的时钟信号。利用ＦＰＧＡ控制ＤＤＳ芯片、集成锁相环芯片、可编程分频器和多路选择器，顺利实现了利用集成锁相环芯片产生ＧＨｚ的时钟输出信号。测试结果表明，输出的时钟信号的频率、抖动等性能指标能够满足设计要求。利用集成锁

2、相环芯片产生ＧＨｚ的输出信号是创新。关键词：直接数字频率合成；集成锁相环；ＡＤ９８５４；ＦＰＧＡ中图分类号：ＴＮ７４３文献标识码：ＡＤＤＳ＋ＰＬＬｄｅｓｉｇｎｏｆｃｌｏｃｋｓｏｕｒｃｅｂａｓｅｄｏｎＡＤ９８５４ＷｕＹｉｎｂｉａｏＸｉｅＨｕａＦｕＺａｉｍｉｎｇ（ＳｃｈｏｏｌｏｆＡｕｔｏｍａｔｉｏｎ，ＵｎｉｖｅｒｓｉｔｙｏｆＥｌｅｃｔｒｏｎｉｃＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙｏｆＣｈｉｎａ，Ｃｈｅｎｇｄｕ６１１７３１）Ａｂｓｔｒａｃｔ：Ｔｈｅｆｒｅｑｕｅｎｃｙｓｅｇｍｅｎｔａｎｄｄｉｒｅｃｔｄｉｇｉｔａｌｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉ

3、ｓｔｅｃｈｎｏｌｏｇｙ（ＤＤＳ）ａｎｄａｃｏｍｂｉｎａｔｉｏｎｏｆｉｎｔｅｇｒａｔｅｄＰＬＬｗｅｒｅｉｎｔｒｏｄｕｃｅｄｉｎｏｒｄｅｒｔｏｐｒｏｄｕｃｅｃｏｎｔｉｎｕｏｕｓｌｙａｄｊｕｓｔａｂｌｅｃｌｏｃｋｓｉｇｎａｌｒａｎｇｉｎｇｂｅｔｗｅｅｎ０．１Ｈｚａｎｄ１．１ＧＨｚ．ＵｓｉｎｇＦＰＧＡｔｏｃｏｎｔｒｏｌＤＤＳｃｈｉｐ，ｉｎｔｅｇｒａｔｅｄＰＬＬｃｈｉｐ，ｐｒｏｇｒａｍｍａｂｌｅｄｉｖｉｄｅｒａｎｄｍｕｌｔｉｐｌｅｘｅｒ，ｗｅｓｕｃｃｅｓｓｆｕｌｌｙｐｒｏｄｕｃｅｄＧＨｚｃｌｏｃｋｏｕｔｐｕｔｓｉｇｎａｌｉｎｔｈｅｍｅｔｈｏｄｏｆｕｓｉ

4、ｎｇｉｎｔｅｇｒａｔｅｄＰＬＬｃｈｉｐ．Ｔｈｅｔｅｓｔｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｆｒｅｑｕｅｎｃｙ，ｊｉｔｔｅｒａｎｄｏｔｈｅｒｐｅｒｆｏｒｍａｎｃｅｏｆｏｕｔｐｕｔｃｌｏｃｋｓｉｇｎａｌｃａｎｍｅｅｔｏｕｒｒｅｑｕｉｒｅｍｅｎｔｓ．ＵｓｉｎｇａｎｉｎｔｅｇｒａｔｅｄＰＬＬｃｈｉｐｔｏｇｅｎｅｒａｔｅＧＨｚｓｉｇｎａｌｉｓｔｈｅｉｎｎｏｖａｔｉｏｎｏｆｔｈｉｓｐａｐｅｒ．Ｋｅｙｗｏｒｄｓ：ＤＤＳ；ｉｎｔｅｇｒａｔｅｄＰＬＬ；ＡＤ９８５４；ＦＰＧＡ０引言１硬件设计精确、稳定的时钟源是雷达、通信、信号发生器和测试硬件电路包括控制部分和产

5、生时钟的功能部分。控制仪器等电子系统实现高性能指标的关键。在本文中所研究部分由上位机、单片机、ＦＰＧＡ和ＭＡＸ２３２组成。ＦＰＧＡ的基于ＡＤ９８５４的ＤＤＳ＋ＰＬＬ的时钟源，是为某在研的控制ＤＤＳ、集成锁相环、可编程分频器和多路选择器。单“１．１Ｇｂｐｓ高速数据发生器”项目时序模块提供０．１Ｈｚ～片机通过ＭＡＸ２３２与ＲＳ２３２，上端和上位机相连，下端和１．１ＧＨｚ连续可调的时钟信号，最小分辨率０．１Ｈｚ，ＦＰＧＡ连接，从而实现串口控制。功能部分的时钟信号由ＬＶＰＥＣＬ电平输出。由于输出频率高、带宽极宽，频率分２部分组成，低频段（０．１Ｈｚ～

6、７０ＭＨｚ）通过ＤＤＳ内部比较辨力高，因此采用传统的直接数字频率合成或则锁相环单器直接产生，中、高频段（７０ＭＨｚ～１．１ＧＨｚ）由ＤＤＳ激励独实现已不能满足要求，所以采用ＤＤＳ激励ＰＬＬ的方法。集成锁相环产生［７］。［１］，易实现ＤＤＳ的优点是频率分辨力高，频率转换速度快如图１所示，功能部分的元器件主要由２０ＭＨｚ外部捷变频，控制方便灵活［２］；缺点是ＤＤＳ杂散严重，频谱纯度晶振、ＤＤＳ（ＡＤ９８５４）、ＣＭＯＳ＝＞ＥＣＬ电平转换差［３］。ＰＬＬ的优点是具有良好的频率跟踪特性，锁定状态（ＭＣ１００ＥＰＴ２２）、１∶２ＥＣＬ驱动（ＭＣ１０ＬＶ

7、ＥＰ１１）、集成锁无剩余频差［４］；缺点是频率分辨力低，不易于实现变频［５］。相环（ＳＹ８９４２１）、可编程分频器（ＳＹ８９８７１Ｕ，可编程分频比所以采用ＤＤＳ＋ＰＬＬ的方法，可以使两者取长补短，获得为１、２、４、８、１６）、高速比较器（ＡＤＣＭＰ５８２）和多路选择器更高的频率分辨力、更快的信号建立时间、低相噪和宽输出（ＭＡＸ９３８６）组成［８］。各器件具体作用如下：频率范围等性能［６］。本文于２０１１年５月收到。·６０·吴银标等：基于ＡＤ９８５４的ＤＤＳ＋ＰＬＬ的时钟源设计第８期４）ＳＹ９８４２１：它是集成的锁相环，通过其４个控制脚，可以设

8、定锁相环内部的ＶＣＯ的分频比Ｎ和鉴相器分频比Ｐ。它和分立的锁相环的最大不同是其内部集成了鉴相器和ＶＣＯ，只要外接１个电容和电阻，作为环路滤波器即可，简单方便。而一般