结构4总线和存储器结构

《结构4总线和存储器结构》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章数字信号处理器结构1、处理器（基本结构）2、指令控制单元与流水线3、处理单元与数据通道4、存储器结构5、Cache、VLIW结构、SIMD结构、中断机制、片上通用外设结构BIT/TI11、总线和存储器访问需求经典的FIR抽头延迟滤波器的乘法累加指令MAC对存储器的访问读取指令读取采样数据读取滤波器系数把数据写入存储器（下一抽头延迟线位置）BIT/TI22、冯诺曼结构和哈佛结构BIT/TI32、冯诺曼结构和哈佛结构冯诺曼结构只有一个存储器空间，它通过一套总线（包括数据总线和地址总线）与处理器内核相连接，程序和数据存放在同

2、一存储空间。总线带宽低哈佛结构指令存储空间和程序存储空间分离，采用两套独立的总线，一套连接程序存储器和处理器内核，另一套连接数据存储器和处理器内核改进哈佛结构把存储空间分成3个独立空间现代DSPs为了方便用户，片外存储器使用冯诺曼结构，但片内存储器充分地利用哈佛结构BIT/TI43、C2xx总线和片上存储器结构改进型哈佛结构三套内部总线1.程序读总线2.数据读总线3.数据写总线可作程序存储器可作数据存储器BIT/TI54、片上存储器类型片上ROM/flash、SARAM、B0块DARAM可作为程序存储器SARAM、B0~B2

3、块DARAM可作为数据存储器SARAM是单访问存储器，在一个指令周期CPU只能对其进行1次访问DARAM是双访问存储器，在一个指令周期CPU只能对其进行2次访问。BIT/TI65、C3x总线和片上存储器结构三块独立的片上存储器BIT/TI76、C6000存储器结构C62xxDSPs片内集成了大容量存储器分为程序区间和数据区间两个独立的部分程序区间可以作为普通SRAM映射到存储空间，也可以作为高速缓存（cache）使用；数据区间通过两套总线与处理器内核相连，在一个指令周期内不同Bank的数据存储器可同时被各访问一次。C62xx

4、处理器在一个指令周期内最多可对片内存储器进行3次访问。C62xx处理器对存储器的管理和数据传输是由专门的控制器来完成的，BIT/TI86、C6000程序存储器结构程序存储器结构BIT/TI96、C6000数据存储器结构数据存储器结构BIT/TI107、提高存储器带宽技术存储器带宽总是低于处理器对数据带宽的要求，这种差别甚至达到一个数量级提高存储器的访问带宽，可以采用并行访问、流水交叉访问等技术使存储器带宽与总线带宽及处理器带宽相匹配BIT/TI117、提高存储器带宽技术：并行访问BIT/TI127、提高存储器带宽技术：并行访

5、问并行访问存储器的存储器数据宽度与处理器数据宽度不一致，存在存储器访问冲突取指令冲突：当作为程序存储器，读出的有一条转移指令，而且转移成功时，读取的其它指令将无效。读数据冲突：一次并行读出的n个数据，并不一定都是需要处理的数据。写数据冲突：当只需要写其中的某一个字，为不改变其它字的内容，需要先把其它字读出，与该字拼接，才能进行整个字的写入。读写冲突：与一般存储器一样，不能同时对同一存储器地址进行读和写。BIT/TI137、提高存储器带宽技术：交叉访问交叉访问存储器由多个模块存储器组成，模块存储器连接到系统总线或开关网络上，通

6、过对相邻模块存储器进行流水线访问，可以获得更高的存储器带宽。主存储器地址分为二部分：模块地址和字地址（模块存储器地址）二种交叉访问存储器低位交叉访问存储器和高位交叉访问存储器，在低位交叉存储器中，低位地址不同的存储单元分配在不同的存储器模块，使得连续地址的存储器访问顺序对不同模块流水进行，这样即使存储器模块的速度较低，但总存储器的访问速度可以很高。BIT/TI147、提高存储器带宽技术：低位交叉访问BIT/TI157、提高存储器带宽技术：高位交叉访问BIT/TI167、提高存储器带宽技术：交叉访问流水线BIT/TI177、提

7、高存储器带宽技术：交叉访问例子LDB/LDH/LDW/LDDW指令BIT/TI188、存储器的层次结构BIT/TI199、存储系统原理一个处理器系统可以有多种存储器Cache、主存储器和外部存储器SRAM、SBSRAM、DRAM存储器在处理器系统任意组织是不能成为一个有效的存储系统存储器系统两个或两个以上速度、容量和价格各不相同的存储器用硬件或（和）软件连接起来的对应用程序员透明、统一的一个数据和（或）指令存放系统，它的速度接近速度最快的存储器的速度，它的容量等于或接近容量最大的存储器的容量，它的单位容量价格接近容量最大的存

8、储器的单位容量价格BIT/TI209、存储系统原理存储系统存储器M1（T1，S1，C1）存储器M2（T2，S2，C2）存储器Mn（Tn，Sn，Cn）···当作系统，从外部看：对应用程序员，存储系统透明、统一存储访问周期T»min(T1,T2,···,Tn)存储系统容量S»max(S1,S2