存储芯片24C02中文资料

《存储芯片24C02中文资料》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、LTH二线制串行EEPROM—AT24C01/02/04/08/16概述与特点�AT24C01/02/04/08/16是低工作电压的1K/2K/4K/8K/16K位串行电可擦除只读存储器，内部组织为128/256/512/1024/2048个字节，每个字节8位，该芯片被广泛应用于低电压及低功耗的工商业领域。主要特性�工作电压：1.8V～5.5V�输入/输出引脚兼容5V�应用在内部结构：128x8(1K),256x8(2K),512x8(4K),1024x8(8K),2048x8(16K)�二线串行接口�输入引脚经施密特触发

2、器滤波抑制噪声�双向数据传输协议�兼容400KHz（1.8V,2.5V,2.7V,3.6V）�支持硬件写保护�高可靠性：读写次数：1,000,000次–数据保存：100年Q:1791525853LTH结构框图引脚说明串行时钟信号引脚(SCL)：在SCL输入时钟信号的上升沿将数据送入EEPROM器件,并在时钟的下降沿将数据读出。串行数据输入/输出引脚(SDA)：SDA引脚可实现双向串行数据传输。该引脚为开漏输出，可与其它多个开漏输出器件或开集电极器件线或连接。器件/页地址脚(A2,A1,A0)：A2、A1和A0引脚为AT24

3、C01与AT24C02的硬件连接的器件地址输入引脚。AT24C01在一个总线上最多可寻址八个1K器件，AT24C02在一个总线上最多可寻址八个2K器件，A2、A1和A0内部必须连接。AT24C04仅使用A2、A1作为硬件连接的器件地址输入引脚，在一个总线上最多可寻址四个4K器件。A0引脚内部未连接。AT24C08仅使用A2作为硬件连接的器件地址输入引脚，在一个总线上最多可寻址两个8K器件。A0和A1引脚内部未连接。AT24C16未使用作为硬件连接的器件地址输入引脚，在一个总线上最多可连接一个16K器件。A0、A1和A2引脚

4、内部未连接。Q:1791525853LTH写保护(WP)引脚：AT24C01/02/04/08/16具有用于硬件数据写保护功能的引脚。当该引脚接GND时,允许正常的读/写操作。当该引脚接VCC时,芯片启动写保护功能。器件操作时钟及数据传输：SDA引脚通常被外围器件拉高。SDA引脚的数据应在SCL为低时变化；当数据在SCL为高时变化，将视为下文所述的一个起始或停止命令。起始命令：当SCL为高，SDA由高到低的变化被视为起始命令，必须以起始命令作为任何一次读/写操作命令的开始(参见图5)。停止命令：当SCL为高，SDA由低到高

5、的变化被视为停止命令，在一个读操作后，停止命令会使EEPROM进入等待态低功耗模式(参见图5)。应答：所有的地址和数据字节都是以8位为一组串行输入和输出的。每收到一组8位的数据后，EEPROM都会在第9个时钟周期时返回应答信号。每当主控器件接收到一组8位的数据后，应当在第9个时钟周期向EEPROM返回一个应答信号。收到该应答信号后，EEPROM会继续输出下一组8位的数据。若此时没有得到主控器件的应答信号，EEPROM会停止读出数据，直到主控器件返回一个停止命令来结束读周期。等待模式：AT24C01/02/04/08/16特

6、有一个低功耗的等待模式。可以通过以下方法进入该模式：(a)上电()收到停止位并且结束所有的内部操作后。器件复位：在协议中断、下电或系统复位后，器件可通过以下步骤复位：（1）连续输入9个时钟；（2）在每个时钟周期中确保当SCL为高时SDA也为高；（3）建立一个起始条件。总线时序Q:1791525853LTHQ:1791525853LTH封装信息DIP-8Q:1791525853LTHSOP-8Q:1791525853LTHTSOT23-5LQ:1791525853LTHQ:1791525853