欢迎来到天天文库
浏览记录
ID:37660903
大小:1.29 MB
页数:13页
时间:2019-05-28
《简易数字示波器设计报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、.简易数字示波器设计报告学校:苏州大学学院:电子信息学院班级:电子与通信工程组员:王婷杨静芝范静..第一章设计内容与要求1.1设计内容:设计并制作一台具有实时采样方式和等效采样方式的数字示波器,示意图如图1所示。图1数字示波器示意图1.2基本设计要求:(1)被测周期信号的频率范围为10Hz~10MHz,仪器输入阻抗为1MW,显示屏的刻度为8div×10div,垂直分辨率为8bits,水平显示分辨率≥20点/div。(2)垂直灵敏度要求含1V/div、0.1V/div两档。电压测量误差≤5%。(3)实时采样速率≤1MSa/s,等效采样速率≥200MSa/s;扫描速度要
2、求含20ms/div、2μs/div、100ns/div三档,波形周期测量误差≤5%。(4)仪器的触发电路采用内触发方式,要求上升沿触发,触发电平可调。(5)被测信号的显示波形应无明显失真。1.3扩展要求:(1)提高仪器垂直灵敏度,要求增加2mV/div档,其电压测量误差≤5%,输入短路时的输出噪声峰-峰值小于2mV。(2)增加单次触发功能,即按动一次“单次触发”键,仪器能对满足触发条件的信号进行一次采集与存储(被测信号的频率范围限定为10Hz~50kHz)。..第二章系统的总体设计2.1总体框图:2.2硬件系统设计:2.2.1输入信号调理电路:..图2输入信号调理
3、电路该电路中涉及到的芯片有:(1)AD603:在很多信号采集系统中,信号变化的幅度都比较大,那么放大以后的信号幅值有可能超过A/D转换的量程,所以必须根据信号的变化相应调整放大器的增益。在自动化程度要求较高的系统中,希望能够在程序中用软件控制放大器的增益,或者放大器本身能自动将增益调整到适当的范围。AD603正是这样一种具有程控增益调整功能的芯片。它是美国ADI公司的专利产品,是一个低噪、90MHz带宽增益可调的集成运放,如增益用分贝表示,则增益与控制电压成线性关系,压摆率为275V/μs。管脚间的连接方式决定了可编程的增益范围,增益在-11~+30dB时的带宽为9
4、0Mhz,增益在+9~+41dB时具有9MHz带宽,改变管脚间的连接电阻,可使增益处在上述范围内。该集成电路可应用于射频自动增益放大器、视频增益控制、A/D转换量程扩展和信号测量系统。(2)TL431:德州仪器公司(TI)生产的TL431是一是一个有良好的热稳定性能的三端可调分流基准源。它的输出电压用两个电阻就可以任意地设置到从Vref(2.5V)到36V范围内的任何值。该器件的典型动态阻抗为0.2Ω,在很多应用中可以用它代替齐纳二极管,例如,数字电压表,运放电路、可调压电源,开关电源等等。TL431是一种并联稳压集成电路。因其性能好、价格低,因此广泛应用在各种电源
5、电路中,在很多应用中可以用它代替齐纳二极管,例如,数字电压表,运放电路、可调压电源,开关电源等等。..2.2.2AD采样电路:图3AD采样电路该电路中涉及到的芯片有:(1)AD9280:AT9280是单芯片、单电源、8bit、32MSPS模数转换器;内部集成了采样保持放大器和电源基准源。AT9280使用多级差分流水线架构保证了32MSPS数据转换数率下全温度范围内无失码。2.2.3时钟与高速存储电路..图4AD采样电路该电路中涉及到的芯片有:(1)DS1085:DS1085是双输出频率合成器,无需外部定时元件。它可以作为独立振荡器,或作为一个由处理器控制的、可动态编
6、程的外设部件来使用。内部主振荡器可以在66MHz至133MHz的范围内进行编程,有三个分辨率选择,分别为10kHz、25kHz与50kHz。一个可编程的3位预定标器(1、2、4或8分频)从主振荡器生成一个基准振荡器输出(OUT0),范围是8.2MHz至133MHz。另一个独立的预定标器和一个1至1025分频器产生主输出(OUT1),范围是8.1kHz至133MHz。两路输出尽管都与主振荡器同步,但可独立编程。可编程主振荡器、预标定器以及分频器组合起来可以生成数千个用户规定的频率。主振荡器、预标定器以及分频器的设置都保存在NV(EEPROM)存储器中,在上电时提供默认
7、值,因此可以将其作为独立振荡器使用。通过2线串行接口可以对主振荡器、预标定器(P0与P1)、分频器(N)进行在线动态编程。如果需要,可以进行动态频率调节,或者,对于固定频率应用,DS1085可以采用工厂或用户编程的固定数值。(2)SN74F574DW:这8位触发器功能3态输出专为驱动高容性或相对低阻抗负载。它特别适合于实施缓冲寄存器,I/O端口,双向总线驱动程序和工作寄存器。八触发器的SN74F574的是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,Q输出将被设置为分别设置在数据(D)输入的逻辑电平。一个缓冲输出使能(OE)输入可用于放置八个输出在任何一
此文档下载收益归作者所有