数字逻辑知识点

《数字逻辑知识点》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电子技术（江晓安）第三版第一章数制与代码进位计数制的基本概念，进位基数和数位的权值。常用进位计数制：十进制二进制八进制十六进制数制转换：把非十进制数转换成十进制数：按权展开相加。十进制数转换成其它进制数：整数转换，采用基数连除法。纯小数转换，采用基数连乘法。二进制数转换成八进制数或十六进制数：以二进制数的小数点为起点，分别向左、向右，每三位(或四位)分一组。对于小数部分，最低位一组不足三位(或四位)时，必须在有效位右边补0，使其足位。然后，把每一组二进制数转换成八进制(或十六进制)数，并保持原排序。对于整数部

2、分，最高位一组不足位时，可在有效位的左边补0，也可不补。八进制(或十六进制)数转换成二进制数：只要把八进制(或十六进制)数的每一位数码分别转换成三位(或四位)的二进制数，并保持原排序即可。整数最高位一组左边的0，及小数最低位一组右边的0，可以省略。常用代码：二-十进制码（BCD码BinaryCodedDecimal)——用二进制码元来表示十进制数符“0~9”主要有：8421BCD码2421码余3码（注意区分有权码和无权码）可靠性代码：格雷码和奇偶校验码具有如下特点的代码叫格雷码：任何相邻的两个码组(包括首、尾两个

3、码组)中，只有一个码元不同。格雷码还具有反射特性，即按教材表中所示的对称轴，除最高位互补反射外，其余低位码元以对称轴镜像反射。格雷码属于无权码。在编码技术中，把两个码组中不同的码元的个数叫做这两个码组的距离，简称码距。由于格雷码的任意相邻的两个码组的距离均为1，故又称之为单位距离码。另外，由于首尾两个码组也具有单位距离特性，因而格雷码也叫循环码。奇偶校验码是一种可以检测一位错误的代码。它由信息位和校验位两部分组成。（要掌握奇偶校验原理及校验位的形成及检测方法）字符代码：ASCII码(AmericanStandar

4、dCodeforInformationInterchange，美国信息交换标准代码)13数字电子技术（江晓安）第三版第二章基本逻辑运算及集成逻辑门基本逻辑运算:与逻辑、或逻辑、非逻辑常用复合逻辑：“与非”逻辑、“或非”逻辑、“与或非”逻辑“异或”逻辑及“同或”逻辑两变量的“异或逻辑”和“同或逻辑”互为反函数。A⊕B和A⊙B互为对偶式。多变量的“异或”及“同或”：偶数个变量的“同或”等于这偶数个变量的“异或”之非。即n个变量的“异或”逻辑的输出值和输入变量取值的对应关系是：输入变量的取值组合中，有奇数个1时，“异或

5、”逻辑的输出值为1；反之，输出值为0。利用此特性，可作为奇偶校验码校验位的产生/校验电路。正负逻辑在数字系统中，逻辑值是用逻辑电平表示的。若用逻辑高电平UH表示逻辑“真”，用逻辑低电平UL表示逻辑“假”，则称为正逻辑；反之，则称为负逻辑。本教材采用正逻辑。（注意：同一个逻辑电路实现的输入输出的电平关系是确定的，但规定正逻辑与负逻辑后实现的逻辑关系是不同的）逻辑运算的优先级别逻辑运算的完备性“与”、“或”、“非”是逻辑代数中三种最基本的逻辑运算。任何逻辑函数都可以用这三种运算的组合来构成。即任何数字系统都可以用这三

6、种逻辑门来实现。因此，称“与”、“或”、“非”是一个完备集合，简称完备集。但是，它不是最好的完备集，因为用它实现逻辑函数，必须同时使用三种不同的逻辑门，这对数字系统的制造、维修都不方便。由反演律(参见第三章摩根定理)可以看出，利用“与”和“非”13数字电子技术（江晓安）第三版可以得出“或”；利用“或”和“非”可以得出“与”。因此，“与非”、“或非”、“与或非”这三种复合运算中的任何一种都能实现“与”、“或”、“非”的功能，即这三种复合运算各自都是完备集。集成逻辑门由于软件工程专业没有电路、模拟电子的先修课程，此部

7、分涉及到电路细节部分不作要求，只概念性地了解相关集成逻辑芯片的逻辑功能及芯片系列的参数等。把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体基片上，这样的产品叫集成电路。若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。最简单的数字集成电路是集成逻辑门。集成逻辑门，按照其组成的有源器件的不同可分为两大类：一类是双极性（型）晶体管逻辑门（TTL门晶体管-晶体管逻辑门）；另一类是单极性（型）绝缘栅场效应管逻辑门，简称MOS门。单极性MOS门主要有PMOS门(P沟道增强型MO

8、S管构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电路构成的门电路，故又叫做互补MOS门。OC门与三态门OC门可实现“线与”功能，这是TTL门电路做不到的。三态门的输出除了“0”、“1”状态外，还有“高阻”态。(控制端信号的作用：选通)TTL与MOS集成逻辑门多余输入端的处理：与门/与非门——多余输入端接高