资源描述：
《数字电视信道编解码基础知识_内纠错码和内交织_》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、数字电视信道编解码基础知识-----------内纠错编码,内交织部分附系统框图:1.卷积编码.1.1.卷积编码的定义及组成.1.2.卷积编码(内纠错编码)的构造及实现方式1.3.卷积编码---内纠错码编码的实例分析.1.4.DVB-T的内纠错码编码的实例分析1.5.收缩卷积码(Punctredconvolutionalcodes)2.内交织编码.2.1.DVB-T传输系统中的内交织组成2.2.DVB-T的位元交织.2.3.DVB-T符号交织.DVB-T系统框图：1.卷积编码前面已经讲过,采用适当的编解码方法,就能使噪波分散到码字序列而不是一个码字上,
2、达到噪声波均匀化的目的,使用卷积编码也一样能达到相同的目的.1.1.卷积编码的定义及组成.卷积编码的硬件组成:卷积编码器由移位寄存器和加法器组成.卷积编码的定义:输入移位寄存器有N段,每段有K级,其有NK位寄存器,负责存贮每段的K个信息码元,各信息码元通过N个模2加法器相加,产生每个输出码组的N个码元,并寄存在一个N级的移位寄存器中移位输出.编码过程是输入信息序列与由移位寄存器和模2加法器之间连接所决定的另一个序列的卷积,因此称为卷积码.卷积码用（n,k,N）表示，其中为码长n，K，为码组中的信息码元的个数，N为寄存器数，编码器输入为KBIT，输出为n
3、BIT，编码率为：R=K/n内纠错码也是一种卷积码,DVB-T系统中传输内纠错码是VITERBI纠错码.1.2.卷积编码(内纠错编码)的构造及实现方式下面我们来看一下解释一下这种内纠错编码的构造及实现方式:在一个二进制分组码（n,k）当中，包含k个信息位，码组长度为n，每个码组的（n-k）个校验位仅与本码组的k个信息位有关，而与其它码组无关。为了达到一定的纠错能力和编码效率（＝k/n），分组码的码组长度n通常都比较大。编译码时必须把整个信息码组存储起来，由此产生的延时随着n的增加而线性增加。为了减少这个延迟，人们提出了各种解决方案，其中卷积码就是一种较
4、好的信道编码方式。这种编码方式同样是把k个信息编码成码长为n个比特，但k和n通常很小，特别适宜于以串行形式传输信息，减小了编码延时。与分组码不同，卷积码中编码后的n个码元不仅与当前段的k个信息有关，而且也与前面（N-1）段的信息有关，编码过程中相互关联的码元为nN个。因此，这N时间内的码元数目nN通常被称为这种码的约束长度。卷积码的纠错能力随着N的增加而增大，在编码器复杂程度相同的情况下，卷段积码的性能优于分组码。目前有许多其它的编码方法,如:VITERBI,TURBO编码,TPC编码等.1.3.卷积编码---内纠错码编码的实例分析下面通过一个例子来简
5、要说明卷积码的编码工作原理。正如前面已经指出的那样，卷积码编码器在一段时间内输出的n位码，不仅与本段时间内的k位信息位有关，而且还与前面m段规定时间内的信息位有关，这里的m＝N-1通常用（n，k，m）表示卷积码（注意：有些文献中也用（n，k，N）来表示卷积码）。如下图就是一个（2，1，3）卷积码的编码器结构，图中没有画出延时为0的第一级寄存器，并用转换开关代替输出移位寄存器，有此资料上把（2，1，3）也称为（2，1，2）卷积码。该卷积码的n=2，k=1，m=2，因此，它的约束长度nN=n×(m+1)=2×3=6。图1（2，1，3）卷积码编码器在上图1中
6、，与为移位寄存器，它们的起始状态均为零。、与、、之间的关系如下：假如输入的信息为D=[11010]，为了使信息D全部通过移位寄存器，还必须在信息位后面加3个零。表1列出了对信息D进行卷积编码时的状态。表1信息D进行卷积编码时的状态输入信息D11010000b3b20001111001100000输出C1C211010100101100001.4.DVB-T的内纠错码编码的实例分析DVB-T内纠错码也称VITERBI纠错码.RS纠错码是面向188长度的传输包进行纠错的,而VITERBI纠错码是面向比特的纠错码.DVB-T系统中,根据加入的冗余码长度,可以
7、分成:1/2,2/3,3/4,5/6,7/8四种.1/2具有最强的纠错码能力,但是其保护码与有用码比例为1比1,带宽比较浪费,7/8的保护码只占有用的1/8,带宽利用率高,但纠错能力弱.下图为DVB-T内编码及收缩卷积码示意图:1/2卷积码编码的实列:在数字电视中常用的(2,1,7)收缩卷积码被称为(2,1,6)收缩卷积码.。由于该码能使误码率达到最小，且能克服相位误差，所以在DTV地面广播COFDM传输系统中，内码采用(2，1，6)码，它的子生成码元为(171，133)，均为八进制，G1=171Q(1111001B),G2=133Q(1011011B
8、)，其卷积码率为1/2的编码器的实现框图如下:模2相加X输出:(G1=1718进制)数据输入D
